完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我在XPS中进行硬件设计时添加了DDR2 ip内核,因为代码很大而导致内存错误。但在未来的计划中,我遇到了布局错误。
我已将ddr2包装器的ucf文件复制粘贴到system.ucf文件中以消除一些错误。 但我也无法在ddr2包装器ucf文件中找到这些信号。 能告诉我如何解决这些错误吗? 我已附上PAR报告和顶级模块的ucf文件以及此邮件。 等待您的回复。 system.txt.ucf 33 KB par_report.txt 20 KB |
|
相关推荐
1个回答
|
|
@kishanvasu
ISE 12.4太旧了,可能已知问题和修复。 其中一个以及与您的错误匹配的内容如下 http://www.xilinx.com/support/answers/52558.html 所以请将ISE升级到14.7,看看它是怎么回事 还尝试使用集成的MIG及其ucf而不做任何更改。 希望这可以帮助 -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
只有小组成员才能发言,加入小组>>
2134 浏览 7 评论
2590 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2063 浏览 9 评论
3135 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2166 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
399浏览 1评论
1503浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2164浏览 0评论
495浏览 0评论
1618浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 08:01 , Processed in 1.006245 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号