完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,我正在使用virtex 4 ml403评估板。
系统时钟频率为100MHZ,我正在连接ADC到这个FPGA板。 ADC的时钟要求是500khz,我需要将fpga的系统时钟分为500khz,这样我就可以将它用作ADC的输入时钟。任何人都可以建议如何实现这个以及如何为此编写vhdl代码。 示例代码.. 谢谢 |
|
相关推荐
3个回答
|
|
studentofdsi写道:
嗨,我正在使用virtex 4 ml403评估板。 系统时钟频率为100MHZ,我正在连接ADC到这个fpga板。 ADC的时钟要求是500khz,我需要将fpga的系统时钟分为500khz,这样我就可以将它用作ADC的输入时钟。任何人都可以建议如何实现这个以及如何为此编写vhdl代码。 示例代码.. 谢谢 您可以使用计数器将100 MHz时钟分频至500 kHz。 ----------------------------是的,我这样做是为了谋生。 |
|
|
|
您可以使用DCM。
您可以使用核心生成工具进行时钟分频和乘法运算,以获得所需的时钟输出。 有关详细信息,请参阅以下链接文档 http://www.xilinx.com/support/documentation/user_guides/ug070.pdf http://www.xilinx.com/itp/xilinx10/books/docs/virtex4_hdl/virtex4_hdl.pdf http://www.xilinx.com/support/answers/52806.htm _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。 |
|
|
|
umamahe写道:
您可以使用DCM。 您可以使用核心生成工具进行时钟分频和乘法运算,以获得所需的时钟输出。 有关详细信息,请参阅以下链接文档 http://www.xilinx.com/support/documentation/user_guides/ug070.pdf http://www.xilinx.com/itp/xilinx10/books/docs/virtex4_hdl/virtex4_hdl.pdf http://www.xilinx.com/support/answers/52806.htm DCM可以为他提供500 kHz输出吗? ----------------------------是的,我这样做是为了谋生。 |
|
|
|
只有小组成员才能发言,加入小组>>
2162 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2077 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2192 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
416浏览 1评论
1523浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
508浏览 0评论
1633浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-24 00:53 , Processed in 0.987894 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号