完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我正在设计一个连接VC 709 Xilinx套件的新子卡。
vc 709具有FMC连接器，新卡将连接到该FMC连接器。 我想知道FMC连接器上的一些引脚连接。 1.我需要在PG_M2C和VADJ（1.8V）之间放置什么值的电阻？ （什么范围的值很好？） 2.我需要将FMC1_HPC_PRSNT_M2C连接到任何东西吗？ 或者可以不连接？ 3.我已将TDI和TDO连接到连接器，因此可以使用跳线连接两者。 这种联系不应该发挥的最大长度是多少？ 4.如果我要连接多个FPGA板，我也将TCK和TMS连接到同一个连接器。 如果没有在PCB板上实现任何匹配的网络，这些可以驱动的最大长度是多少？ 5.我在PCB板上的IC运行电压为2.5V，而vc 709运行电压为1.8伏IO。 我有LVDS驱动器和接收器在VCCO 2.5V运行，同时符合tiA / EIA-644标准。 （没有单端2.5V连接到FPGA板）这样做还是需要为LVDS使用1.8 VCCO电压。（2.5V是从外部通过连接器到PCB板而不是FPGA板的源。） 6.我可以将VCC3V3，VCC12_P，VCC1V8全部保持未连接状态。 （我将使用上拉电阻跟踪connectPG_M2C到VADJ） 7.什么是PWRCTL1_VCC4B_PG用于？ 8.我的设计中是否还需要考虑其他连接，以便为lvds信号启用HB，HA，LA和DP？ 提前谢谢你，很抱歉。 
0
|
|
相关推荐
7个回答
|
|
|
嗨，
PG_M2C表示从FMC到FPGA板的电源良好信号。 如果您想在执行任何操作之前知道FMC的电源良好状态，这应该是usefule。 有关此信号的更多信息，请查看XMH105 USR GUIDE第29页第17点，以便更好地理解。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
1）检查VC709原理图的第19页电阻值 - 链路电阻是否跨越VCC3V3而不是VADJ。 请交叉检查。 追溯此信号以检查源是来自FPGA的1.8V信号。 对于其余的问题，请仔细检查以上链接-link中的原理图的所有连接。 您可以从用户指南-http：//www.xilinx.com/support/documentation/boards_and_kits/vc709/ug887-vc709-eval-board-v7-fpga.pdf中查看您所引用的引脚。 从中检查相应的FPGA引脚并在原理图中搜索它。 请参阅上面的vc709评估板用户指南中的第51页以上（表1.20）和第69页。 如果您在提到之后有任何问题，请回来。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
谢谢你的回复。
我查看了原理图，除了一个问题，我的大部分问题都得到了解决。 PG_M2C连接有一个上拉电阻到3.3V并进入电压电平转换器并转换为1.8V然后它进入Virtex 7芯片。 因为它是M2C，这意味着它是Virtex 7的输入（我知道这么多） 但是，这个引脚的目的是什么？ 我可以将它保持未连接状态（3.3V）或连接到我板上的gnd。 每个人做什么？ 谢谢， |
|
|
|
|
|
供参考：
您可以在http://www.xilinx.com/products/boards-and-kits/EK-V7-VC709-CES-G.htm找到所有VC709电路板文档。 FMC规范可以参考：http：//www.xilinx.com/products/boards_kits/fmc.htm _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
谢谢，
但是，我已经看过那些了。 我只是想知道Virtex 7中PG_M2C引脚的内部功能是什么。类似于PRSNT_M2C，它将JTAG连接设置为on或off以用于FPGA链接目的，此引脚也必须有用。 我在任何看过的文件中都没有找到。 我可能只是没有在正确的文档中搜索正确的名称。 |
|
|
|
|
|
嗨，
PG_M2C表示从FMC到FPGA板的电源良好信号。 如果您想在执行任何操作之前知道FMC的电源良好状态，这应该是usefule。 有关此信号的更多信息，请查看XMH105 USR GUIDE第29页第17点，以便更好地理解。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2187 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
958
评论
淘帖
2165
