完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
Virtex 7 PCIe硬IP是否意味着FPGA内部的ASIC？
或者像Tandem方法一样，在第一阶段，CPLD将PCIe初始配置加载到FPGA？ （http://www.em.avnet.com/en-us/design/trainingandevents/Documents/X-FEST%202012%20PRESENTATIONS/xfest12_pdf_pcie_v1_1_april29.pdf） 如果FPGA中的ASIC退出，为什么我们需要Tandem方法？ 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
串联配置是一种实现PCIE链路快速配置时间的方法。 首先编程必要的PCIE逻辑，并在链接后将其余逻辑编程到FPGA中。 它与CPLD无关。 请查看这些链接以获取更多信息-http：//www.xilinx.com/support/documentation/application_notes/xapp1179-tandem-config-pcie.pdf。 检查第2页中的图表 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
嗨，
还有一个视频链接供进一步参考.http：//www.xilinx.com/training/vivado/tandem-configuration-for-7-series.htm 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2187 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1533
评论
淘帖
1340
