完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
使用SelectMAP接口从Virtex FPGA回读时，输入比特流中存在有效和无效数据。
由ISE创建的逻辑位置文件（.LL）指定有效数据在回读比特流中的确切位置。 需要通过解析.LL文件来过滤有效数据。 我最初的想法是可以使用某种形式的软件（C，C ++）来完成这项任务。 我对回读机制的理解是否正确？ 可以在硬件（Verilog）中更轻松地完成此任务吗？ 对于那些做过回读的人，你使用了什么方法，你愿意和我分享这个基本想法吗？ 欢迎提出建议。 谢谢。 消息由rrnambiar于05-30-2008 05:15 PM编辑 
0
|
|
相关推荐
5个回答
|
|
|
我从来没有这样做，但想让你知道这个资源：
http://www.xilinx.com/support/documentation/application_notes/xapp138.pdf(Virtex FPGA系列配置和回读） 其他家庭的其他相关应用笔记（针对其他感兴趣的读者） http://www.xilinx.com/support/documentation/application_notes/xapp176.pdf(Spartan-II和Spartan-IIE系列的配置和回读）http://www.xilinx.com/cn/support/documentation/application_notes/ xapp188.pdf（使用边界扫描的Spartan-II和Spartan-IIE FPGA的配置和回读）http://www.xilinx.com/support/documentation/application_notes/xapp452.pdf（Spartan-3高级配置架构） 也许这将是一个良好的开端...... 干杯， BT |
|
|
|
|
|
谢谢你的回复bt。
除了xapp138，我还经历了xapp151，xapp502和ug191。 但是，这些都没有提供有关过滤传入回读数据所需的软件的更多信息。 还有其他线索或建议吗？ 同时，如果我找到任何东西，我会在这里发布。 |
|
|
|
|
|
嗨，bt，
快问。 我正在查看UG191第143页。当比特流从FPGA回读时，它由一系列填充帧和数据帧组成。 设计数据位于数据帧内。 当我解析逻辑分配（.ll）文件时，其中的偏移值和帧地址是否占额外的填充帧？ 或者偏移是否仅适用于有效数据帧？ 换句话说，偏移等是否适用于整个回读比特流？ 或只是有效的数据框？ 我还没有在Xilinx文档中找到这个问题的答案。 谢谢。 |
|
|
|
|
|
有bitgen可以生成的掩码文件（-m选项）。
来自bitgen文档： “bitgen -m（生成掩码文件）命令行选项会创建一个掩码文件。该文件确定比特流中的哪些位应与回读数据进行比较以验证目的。” 这有帮助吗？ 干杯， 马丁 Martin Thompsonmartin.j.thompson@trw.com http://www.conekt.co.uk/capabilities/electronic-hardware |
|
|
|
|
|
谢谢Martin和BT
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2193 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
423浏览 1评论
1523浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2177浏览 0评论
508浏览 0评论
1641浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
986
评论
淘帖
1959
