完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
Verilog支持乘除运算。
01.常规数据注意数据的位宽,防止数据溢出。代码处理结果一般都是四舍五入的整数。 02.浮点数据(例如0x3f800000表示1)支持小数运算结果,具体精度与选取数据的小数部分位宽有关系。Vivado软件里有一个floating的IP支持该种运算,Quartus-ii不清楚。同时vivado里还可以调用DSP48进行数据运算。 03.常规数据可以表示小数,例如16bit位宽的数据,高八位表示整数,低八位表示纯小数。具体整数/纯小数的位宽自己定义。 04.为了提高运算速度(会导致占用更多资源)一般都会对数据进行位宽拆分,这个自己百度。 05.建议自己仿真一下。
|
|
2 条评论
|
|
{:1:}{:1:}{:1:}
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1278 浏览 1 评论
368 浏览 0 评论
【星嵌电子XQ138F-EVM开发板体验】(原创)8.安全FPGA防御黑客病毒(芯片设计制造级防护)源代码
1369 浏览 0 评论
【国产FPGA+OMAPL138开发板体验】(原创)7.硬件加速Sora文生视频源代码
2529 浏览 0 评论
【星嵌-XQ138F-试用连载体验】ARM驱动开发示例,LED亮灭,以及内核编译。
587 浏览 0 评论
1069 浏览 22 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-28 23:08 , Processed in 0.847943 second(s), Total 83, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号