完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
任何人都可以解释一下,什么是route-throughsmean以及为什么使用它们?
,当我在我的设计上运行map命令(xilinx)时,我在报告文件(design.mrp)中得到一个部分:设计摘要:错误数量:0警告数量:3 CLB数量:324个中的124个38 %CLB触发器:81 4输入LUT:203(3用作路由)3输入LUT:68(13用作路由)绑定的IOB数量:144个中的62个43%IOB触发器:0个IOB锁存器: 0时钟IOB焊盘数量:8个中的1个12%主要CLK数量:4个中的1个25%启动次数:1个中的1个100% |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2187 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-19 23:05 , Processed in 1.242781 second(s), Total 43, Slave 36 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号