发 帖  
原厂入驻New
[问答] 系统verilog代码能用于spartan6 FPGA吗
84 Verilog FPGA
分享
大家好,
我们不能将系统veriloG代码用于spartan 6 FPGA吗?
因为xilinx ISE 14.x不支持.sv文件,而Vivado将支持7系列FPGA以上。
问候,
Nishant Angadi
0
2020-5-25 14:01:47   评论 分享淘帖 邀请回答

相关问题

3个回答
ISE不支持SystemVerilog,而是支持新的Xilinx设计工具Vivado。限制是Xilinx没有向后兼容 - 它只适用于最新的Virtex / Kintex-7和Spartan-7部件。
如果你想使用spartan-6。
您需要在MentorGraphics Precision Synthesis等其他工具中使用SystemVerilog综合,并导入ISE或Vivado进行最终布局
谢谢和RegardsBalkrishan -----------------------------------------------
---------------------------------------------请将帖子标记为
一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。
在原帖中查看解决方案
2020-5-25 14:21:39 评论

举报

这是正确的,没有SystemVerilog支持使用Xilinx工具的Spartan 6。
您可以使用第三方(例如Cadence,Mentor Graphics)工具来完成它,但这些工具并不便宜。
2020-5-25 14:32:02 评论

举报

ISE不支持SystemVerilog,而是支持新的Xilinx设计工具Vivado。限制是Xilinx没有向后兼容 - 它只适用于最新的Virtex / Kintex-7和Spartan-7部件。
如果你想使用spartan-6。
您需要在MentorGraphics Precision Synthesis等其他工具中使用SystemVerilog综合,并导入ISE或Vivado进行最终布局
谢谢和RegardsBalkrishan -----------------------------------------------
---------------------------------------------请将帖子标记为
一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。
2020-5-25 14:38:26 评论

举报

只有小组成员才能发言,加入小组>>

94个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表