发 帖  
原厂入驻New
[问答] 嵌套循环可以减少延迟周期吗?
42 xilinx
分享
大家好,我需要你对以下嵌套循环的建议。
legalizeEdge_label1:while(n> 0){
legalizeEdge_label4:for(int i = 0; i
此嵌套循环具有以下分析窗口。
有没有办法(指令或更改代码)来减少延迟周期.... ??
我已经将所有浮点变量转换为固定点,并且我减少了很多周期的延迟,但我需要做更多的事情。
提前致谢...!!!!
0
2020-5-22 08:51:47   评论 分享淘帖 邀请回答
2个回答
尝试管道化“label4”和“label5”循环。
至少然后HLS将为您提供有关哪些部分限制您的性能的更多信息 - 几乎总是依赖性或有限的端口。
2020-5-22 09:35:21 评论

举报

Vivado Hls没有给我一个struct数组的DATA PACK选项。
该怎么办.. ??
我可以选择使用DATAPACK的唯一方法是仅对结构的成员变量。
2020-5-22 09:46:48 评论

举报

只有小组成员才能发言,加入小组>>

95个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表