完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我正在尝试在zynq 7020中实现LVDS输出。 在IO bank 35中,我试图使用PIN作为LVDS,但始终存在错误,因为从同一个bank中有另一个引脚用于默认配置,3.3VCC的VCCO电压。 [DRC 23-20]规则违规(BIVC-1)Bank IO standard Vcc - bank 35中的Vcc电压冲突。例如,该bank中的以下两个端口存在冲突的VCCO:START_PULSE_I(LVCMOS33,要求VCCO = 3.300)和StopSignal_P [0](LVDS_25,要求VCCO = 2.500) 我看了下面这个链接 https://www.xilinx.com/support/answers/64450.html 但它也没有删除错误。 我需要做些额外的事吗? 请让我知道如何继续 谢谢 |
|
相关推荐
5个回答
|
|
@mshAs Ashish提到,LVDS输出要求VCCO处于相应的电压电平,即LVDS(HP Bank)为1.8V,LVDS_25为2.5V。
LVDS输入虽然可以放在存储区中,但VCCO在某些条件下与所需的电平不匹配。 通过这个AR,这将很好地解释scenarioshttps://www.xilinx.com/support/answers/43989.html 在您的情况下,您需要将LVDS_25输出移至另一个具有2.5V VCCO的Bank -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- 在原帖中查看解决方案 |
|
|
|
你好@ MSH,
在同一银行中组合IOSTANDARDS时,需要遵循一些规则。 请查看UG下面的第97页 https://www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf 问候,阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
你好@ ashishd
感谢您指导参考。 根据组合列表,只有具有相同VCCO的情况下,才能组合不同标准的输出或输入。 这是否意味着我应该为LVDS使用另一个IO库? 或者还有其他方法吗? 谢谢 |
|
|
|
你好@ MSH,
LVDS_25的差分输入可以放置在VCCO电平不同于输出所需电平的存储体中。 但是你需要考虑我在之前的回复中提到的注释1(第100页)中提到的重要标准。 如果未遵循此标准,则应考虑使用其他银行。 问候,阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
@mshAs Ashish提到,LVDS输出要求VCCO处于相应的电压电平,即LVDS(HP Bank)为1.8V,LVDS_25为2.5V。
LVDS输入虽然可以放在存储区中,但VCCO在某些条件下与所需的电平不匹配。 通过这个AR,这将很好地解释scenarioshttps://www.xilinx.com/support/answers/43989.html 在您的情况下,您需要将LVDS_25输出移至另一个具有2.5V VCCO的Bank -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
423浏览 1评论
1523浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
508浏览 0评论
1641浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-24 19:24 , Processed in 0.880705 second(s), Total 47, Slave 41 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号