完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我正在尝试使用Chipscope来调试我的设计，但是我遇到了启动chipcope的问题。 我运行触发器，我得到以下消息：“等待核心武装，缓慢或停止时钟。” 我在这里的早期论坛上看到，这可能是由于设计没有连接到时钟引脚; 但我确信我的设计正确绑定到UCF文件中的时钟引脚。 关于如何克服这个问题的任何建议？ 谢谢， 亚当 
0
|
|
相关推荐
10个回答
|
|
|
@ us000072，
您可以通过单击工具 - > PlanAhead - >后合成来从ISE打开PlanAhead工具。 在这里，您可以检查时钟连接。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 在原帖中查看解决方案 |
|
|
|
|
|
嗨@ us000072，
你重置时钟信号了吗？ 例如; 将MMCM输出连接到ILA的时钟并重置MMCM。 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
@ us000072
请打开您实施的设计并检查ILA是否与预期时钟正确连接 如果连接正确，我怀疑板上的时钟可能因任何原因而卡住，或者FPGA中的时钟模块可能处于复位状态。 您可以输出时钟并重置为用户IO并在范围内验证它们。 希望这可以帮助 -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
你好@ us000072
ILA时钟输入应连接到自由运行时钟。 你能打开合成设计并检查是什么驱动ILA时钟引脚吗？ 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
@ us000072
消息“等待核心武装，缓慢或停止时钟” 这表明ChipScope没有时钟。 CheckWhere是ChipScope ILA内核的时钟来源。 送入ILA的时钟必须是自由运行的。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
@ us000072，
您可以通过单击工具 - > PlanAhead - >后合成来从ISE打开PlanAhead工具。 在这里，您可以检查时钟连接。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
嗨@ us000072，
请访问http://www.xilinx.com/support/answers/19415.html 您正在使用哪种带有封装引脚的器件。 连接到哪个引脚时钟？ 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
@ syedz @ arpansur @ vemulad @ vsrunga
感谢大家的帮助！ 当我进入Plan Ahead打开合成设计时，没有任何东西连接到硬件引脚。 事实证明，我的UCF文件与我的测试平台在同一层次结构级别而不在DUT上。 它现在很好用。 再次感谢你！ 亚当 （由于某种原因，我不能添加星星或标记解决方案。我不知道为什么。） |
|
|
|
|
只有小组成员才能发言，加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2187 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
694
评论
淘帖
726
