完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
如何在模块中声明n个输入和输出m位,而不是手动编写。
因为我必须在顶层模块中实例化此模块。 说n = 100 模块abc(输入[m-1:0] in1,in2,in3 ... in 100, 输出[m-1:0] out1,out2 ... out100); 谢谢。 |
|
相关推荐
4个回答
|
|
|
|
|
|
我不相信verilog允许端口列表中的2d数组(SV可能不同)。
我已经使用了* m个宽端口并将所有信号打包到一个端口中。 像这样的东西: 说n = 100 模块abc(输入[n * m-1:0] in, output [n * m-1:0] out); // in0 = in >> m * 0 // in1 = in >> m * 1 如果需要,可以通过不同的方式打包/打开包装。 例如,For-loops可用于打包/解包到2d阵列。 |
|
|
|
从Verilog-1995开始,Geoff的答案就是使用的典型方法。
对于SystemVerilog,数组是一等公民,可以在portlists中使用: 模块foo #( 参数n = 100, 参数m = 8 ) ( 输入线[n - 1:0] [m - 1:0] in, 输出线[n - 1:0] [m - 1:0]输出 ); //在[0]中分配[1] = //在[3] [0]中分配[2] [3] = endmodule 生成在端口列表中没有帮助 - 但可以在任一解决方案中的模块中使用。 问候, 标记 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2162 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2077 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2192 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-23 22:09 , Processed in 1.080046 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号