完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我已经创建了一个带有IP-Core的硬件设计。 但它不能正常工作。 对于我提到的调试问题,我创建了一个IP-Core,然后通过AXI Stream。 所以我可以检查我的IP-Core是否不起作用。 void func(AXI_STREAM& input,AXI_STREAM& output){ 输出=输入//不知道如何分配 } 我的问题是如何将AXI流分配给另一个AXI流,就像上面的代码一样? |
|
相关推荐
5个回答
|
|
我知道它不完全是你要求的但是这个修改不是微不足道的吗?
struct my_struct { ap_uint tdata; ap_uint tlast; }; void function(hls :: stream& input,hls :: stream& output){ #pragma HLS INTERFACE轴端口=输入 #pragma HLS INTERFACE轴端口=输出 [...] my_struct _variable; 输入>> _variable; - 内部注册 [...] 产量 G.W.,NIST - 时间频率计量 在原帖中查看解决方案 |
|
|
|
welee777写道:
如何将AXI流分配给另一个AXI流,就像上面的代码一样? struct my_struct { ap_uint tdata; ap_uint tlast; }; void function(hls :: stream& input){ #pragma HLS INTERFACE轴端口=输入 [...] my_struct _variable; 输入>> _variable; [...] } 我确信Xilinx在SDK中提供了示例代码 G.W.,NIST - 时间频率计量 |
|
|
|
|
|
|
|
我知道它不完全是你要求的但是这个修改不是微不足道的吗?
struct my_struct { ap_uint tdata; ap_uint tlast; }; void function(hls :: stream& input,hls :: stream& output){ #pragma HLS INTERFACE轴端口=输入 #pragma HLS INTERFACE轴端口=输出 [...] my_struct _variable; 输入>> _variable; - 内部注册 [...] 产量 G.W.,NIST - 时间频率计量 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2134 浏览 7 评论
2590 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2063 浏览 9 评论
3135 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2166 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
399浏览 1评论
1503浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2164浏览 0评论
495浏览 0评论
1618浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 13:35 , Processed in 1.031829 second(s), Total 79, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号