完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,
我是编程FPGA的新手,并努力改进。 我是AF发明的“Gimme2”板。 它上面有一个Zynq 7020。 我的目标是在笔记本电脑上获得任何输出。 我用USB连接电路板和笔记本电脑。 所以我开始使用Vivado并在verilog中创建了一个项目(我对语言有点了解)。 我的设计来源: module design_test_gimm2(输出led); assign led = 1; endmodule 我的.xdc看起来像这样: set_property PACKAGE_PIN AA22 [get_ports led] set_property IOSTANDARD LVCMOS25 [get_ports led] 我从数据表中获得了信息: #NET“UART0_TX”IOSTANDARD = LVCMOS25; #NET“UART0_TX”LOC = AA22; set_property -dict {LOC AA22 IOSTANDARD LVCMOS25} [get_ports UART0_TX] #NET“UART0_RX”IOSTANDARD = LVCMOS25; #NET“UART0_RX”LOC = W20; set_property -dict {LOC W20 IOSTANDARD LVCMOS25} [get_ports UART0_RX] 我希望使用AA22是正确的吗? 所以比特流很好,我编写了电路板。 但是我怎么能看到输出? 我必须使用Putty吗? 如果有,怎么样? 感谢您的支持 最好的祝福 一个。 |
|
相关推荐
1个回答
|
|
那不行,但你可能已经知道了。
我不熟悉您正在使用的电路板,但看起来电路板上有一个USB UART组件,并且您已将PC连接到此连接器。 USB UART组件需要一个UART串行数据流并且你给它一个恒定的,所以什么都不会发生。 如果要点亮电路板上的LED,则需要找到连接到LED的引脚。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2187 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-18 18:07 , Processed in 1.034712 second(s), Total 75, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号