发 帖  
原厂入驻New
[问答] 从编写源代码到下载到fpga的完整系列步骤是什么?
115 xilinx FPGA
分享
你好,
我有两个问题
1.从编写源代码到下载到FPGA的完整系列步骤是什么?
2.什么是时间限制,为什么我们需要它们?
先谢谢你
0
2020-3-27 07:41:14   评论 分享淘帖 邀请回答

相关问题

4个回答
嗨,
您使用的是哪种工具?
Thsi是ISE教程,可以帮助您入门。
http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/ise_tutorial_ug695.pdf
有关时序约束,请查看本用户指南,
http://www.xilinx.com/itp/xilinx10/books/docs/timing_constraints_ug/timing_constraints_ug.pdf
在原帖中查看解决方案
2020-3-27 07:52:44 评论

举报

嗨,
您使用的是哪种工具?
Thsi是ISE教程,可以帮助您入门。
http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/ise_tutorial_ug695.pdf
有关时序约束,请查看本用户指南,
http://www.xilinx.com/itp/xilinx10/books/docs/timing_constraints_ug/timing_constraints_ug.pdf
2020-3-27 08:09:08 评论

举报

1)ISE 13.4的最高级手册(最后一个ISE版本,其中帮助 - >软件手册未被破坏)具有此流程图。
如果使用GUI,则设计实现的步骤将自动完成。
否则,您需要运行XST(合成),NGDBuild(转换),map,par(地方和路径)和bitgen(生成比特流)。
2)时序约束让工具知道设计需要运行的速度,因此他们可以正确地创建至少以所需速度运行的逻辑。
这是一个非常简单的答案,因为需要约束许多类型的时序以确保设计在硬件中工作。
- Gabor
2020-3-27 08:21:25 评论

举报

2020-3-27 08:31:43 评论

举报

只有小组成员才能发言,加入小组>>

81个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表