完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
请在以下ZC702板链接页面http://www.xilinx.com/products/boards-and-kits/ek-z7-zc702-g.html#documentation中搜索参考设计。
(在上面的板链接中,检查“文档类型”框中的参考设计类型,以查看示例参考设计。 仅供参考:参考以下主题可以更清楚地了解Zynq XC7Z020复位(看门狗) Page 227(8.2.3重置)在http://www.xilinx.com/support/documentation/user_guides/ug585-Zynq-7000-TRM.pdf中。 上面TRM中第678页的重置效果表是有用的信息 _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。 在原帖中查看解决方案 |
|
|
|
请在以下ZC702板链接页面http://www.xilinx.com/products/boards-and-kits/ek-z7-zc702-g.html#documentation中搜索参考设计。
(在上面的板链接中,检查“文档类型”框中的参考设计类型,以查看示例参考设计。 仅供参考:参考以下主题可以更清楚地了解Zynq XC7Z020复位(看门狗) Page 227(8.2.3重置)在http://www.xilinx.com/support/documentation/user_guides/ug585-Zynq-7000-TRM.pdf中。 上面TRM中第678页的重置效果表是有用的信息 _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。 |
|
|
|
只有小组成员才能发言,加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2187 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-20 03:03 , Processed in 1.144020 second(s), Total 45, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号