发 帖  
原厂入驻New
[问答] IBERt virtex 6.是否可以在FPGA上同时运行外部时钟模块和IBERT模块?
118 xilinx FPGA
分享
我正在研究IBERt virtex 6.是否可以在FPGA上同时运行外部时钟模块和IBERT模块。
外部时钟模块的输出在IBERT中被指定为外部时钟引脚号?
0
2020-3-11 09:28:07   评论 分享淘帖 邀请回答

相关问题

1个回答
我们通过xilinx核心生成器生成核心,然后从chipscope pro分析器检查内部时钟的误码率。
对于外部时钟源,编写verilog代码,
我们现在想用外部时钟检查误码率。
请告诉我如何合并它们
2020-3-11 10:19:56 评论

举报

只有小组成员才能发言,加入小组>>

92个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表