发 帖  
原厂入驻New
[问答] 基于FPGA的汉明码译码器如何对码元数据添加噪声干扰?
6780 FPGA 汉明码 译码器 Verilog
分享
入门小白求助,我最近在做毕业设计的时候 看到一篇《基于FPGA的汉明码译码器》相关论文,其中学者对该译码器是这样设计的(附图),我想问一下在noise_add模块中是如何向输入数据添加噪声干扰的?
还有这篇文章是2010年发表的了,如今汉明码译码器的FPGA实现是否有更好的实现方法呢?有大神可以给我提供一个思路吗?or2万分感谢
0
AYPC1)0S`F[(%O3BPR}HJM2.png
奖励2积分
2020-2-26 23:29:41   评论 分享淘帖 邀请回答
2个回答
汉明码不懂。
如果是单纯的加密,简单理解就是在add_noise模块中,数据源与噪声进行加密运算(诸如卷积、某种算法之类的)。
再有就是2010年的论文看看就行了。
最佳答案
2020-2-26 23:29:42 1 评论

举报

1 条评论
  • 2020-4-15 12:42

    http://bbs.elecfans.com/jishu_1922603_1_1.html
    这是大神新帖《基于FPGA的汉明码编码解码设计》,可以看下。

加一个干扰源进去吧 白噪声之类的
2020-2-27 14:44:38 评论

举报

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

高级模式
您需要登录后才可以回帖 登录 | 注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
我要提问
关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表