发 帖  
原厂入驻New

[经验] layout心得(零零散散总结了一些经验,不是很系统,请各位大佬指导)

2020-1-6 10:12:22  1126 PCB设计
分享
7
无敌线宽:板厚1.6mm、十层以下的板子只要层叠合理不太夸张,表层6mil,内层5mil约为50Ω;表层4.9/8.6/4.9,内层4.5/9/4.5约为100Ω  (±10%)
stub=300/速率  (stub单位为mil,超过stub允许范围 考虑背钻)
速率10G以上导弧,10G以下不需要
射频隔层参考,导弧并严格包地,考虑到共面阻抗,包地间距不能太小(20mil以上或1.5-2w)
压接件可以背钻,焊接件不可以背钻
信号3.125G以上需要两个GNG平面
***
半固化片(PP):prepreg
芯板(core):可理解为两面有铜箔的半固化片
两层之间PP厚度最多叠19mil
层叠大概有两种方式:foil叠法和core叠法,foil叠法可以大概理解为top层和bot层挨着半固化片,推荐使用foil叠法。但是在做六层板时,或许可以使用core叠法,因为foil叠法的六层板阻抗不好控(视板厚而定),若做假八层会比较容易(增加光板生产,成本增加),此时便可以使用core叠法,但不推荐。
板厚超过3.2mm不能回流焊,超过3.5mm不能喷锡
***
布局布线时个人习惯使用5mil格点(布局25mil),用小格点不容易对齐器件、线、孔等,且布线时容易出现小折点不被发现。后期做改版会比较费劲
差分打孔:8的孔,两孔间距可为30mil;10的孔,两孔间距可为40mil,这样所有的孔都在格点上,且两孔之间不会穿线。差分打孔建议打小孔,阻抗更匹配。差分换层打地孔,铺上静态铜皮防止孔被其他网络吸走,两侧对称
***
绕等长单线选3倍线宽间距(2w的air gap),miter size(转角尺寸)为8,绕差分对内同上;绕差分组内等长选5倍线宽间距(4w的air gap),miter size(转角尺寸)为18
file:///C:\Users\ADMINI~1\AppData\Local\Temp\msohtmlclip1\01\clip_image002.jpg
单线保证2w的air gap;时钟、复位间距15mil(3w);差分间距20mil(4w)
以上规范适用于绝大部分数字信号
***
特殊区域不要在物理规则里匹配,在间距规则和同名间距规则里匹配。若在物理规则里匹配了特殊区域,需要将阻抗线宽匹配好,需要走细线的地方手动走neck模式(可加入快捷键)
加等长规则目前了解到有两种方式:建拓扑、PIN pair。两种方式各有优缺点,如果拓扑相同,可用建拓扑方式,非常简单方便,最后再进行如下设置
file:///C:\Users\ADMINI~1\AppData\Local\Temp\msohtmlclip1\01\clip_image004.jpg
加PIN pair严谨但很繁琐,需要注意加pin pair建group时,要选择add pin pair,不要选择网络(net)
如果不在软件中设置层叠,那么请务必把规则管理器中的Z轴关掉,否则等长不对。
一般情况Z轴可不开,但做ddr4的时候需要打开Z轴
***
电源层内缩
一般情况下USB信号控90Ω阻抗,PCIE控85Ω,DDR4不控50Ω和100Ω,做DDR4时打一排地孔
8层以上做负片比较合适
一般ddr2:1.8V;ddr3:1.5V;DDR4:1.2V,DDR的vref只需加粗,最宽40mil
0.8的BGA不能走neck模式(没必要)
DDR fly-by末端端接电阻线≤500mil,BGA到第一片颗粒≤6000mil。
fanout≤200mil,DDR4≤150mil
DDR3两颗粒之间fly -by≤750mil;DQS紧合(间距小于2w);两片颗粒无端接可降低阻抗防止过冲
DDR4桥间距(长度)最好600-800mil;DDR4有两根CS时,地址线可以换pin
DIMM条的地址线参考其电源
时钟换层打地孔
晶振芯片≤1000mil
DDR的拓扑结构有两种,星型拓扑和fly-by,DDR2不能走fly-by,所以走星型拓扑;DDR3及以后若主芯片支持读写平衡,走fly-by。差分对内等长控5mil,数据线控±5mil,地址线控±10mil。
内层5.6mil≈1PS   每1000mil,表层约160PS,内层约180PS
***
无源晶振(晶体电路:一般由一个无源晶体、电阻和两个小电容(一般为15pf/22pf)组成,整个电路尽可能靠近芯片放置,长度控制在1000mil以内;两根信号加粗走类差分(一般10mil);晶体器件面包地,晶体下方不要穿线。
有源晶振电路:由一个有源晶体、一个匹配电阻(一般33Ω)、一个小电容(0.1u)、一个大电容(10u)、一个磁珠组成,电容与磁珠为LC滤波电路;晶振器件面包地,晶振下方不要穿线
网口电路:由连接器RJ45)、隔离变压器、数据收发桥片(PHY)、去耦电容、匹配电阻组成;百兆网2对差分,千兆网4对差分;有的网口已集成变压器,有的已集成灯。
网口布线:①初级端按常规差分(100OH)处理;②初级端不控阻抗,走12mil类差分,走线下方全部挖空。。
49.9Ω的电阻放PHY那端,电阻接电容处加粗
变压器中心抽头经电容接地的部分加粗到20mil;变压器下方全部掏空(宽度在100mil以上)
光口电路:由3.3v供电模块、上拉电阻、光模块组成。有两对差分和6根控制信号,常规处理。外壳的GND PIN一般接到PGND,不能打非地过孔
音频信号控75Ω,布线时加粗15mil,远离其他信号,包地处理
VGA接口电路:由VGA连接器,去耦电容、磁珠、上拉电阻、匹配电阻、供电电源等组成。RGB信号加粗15mil,拉大间距,单独包地处理;行场同步信号远离其他信号,可走类差分;一般控75Ω
USB接口电路:一般6个管脚,两个固定管脚,4个信号管脚(1电源,2/3是N/P,4是GND)。USB管脚一般不要直接与数字地相接,一般命名为CGND,通过跨接电容接上数字地;2/3脚差分处理,阻抗90欧Ω;考虑EMC电磁干扰,会在4个信号管脚上加磁珠隔离
串口电路(uart):布局时阻容器件尽量靠近芯片,加粗。TX和RX不做差分不加粗
HDMI:转换器要靠近连接器,长度小于500mil,总长小于8000mil;差分100Ω;参考平面为完整的地;分段等长;距离其他信号20mil以上
***
压接件同层1.5mm内不能有任何器件,1.5-3mm内不能放高于3mm的器件;不同层2.5mm内不能有任何器件
波峰焊贴片距离通孔200mil
BGA处shape to via和line to via间距可以设成一样的,避免跨分割
厚径比:板厚/钻孔直径,极限做16,一般小于8-12。。一个板子中最大孔和最小孔不要差太多
塞孔厚径比极限1:12
***

layout总结-zyt.rar

下载积分: 积分 -1 分

51.81 KB, 下载次数: 15, 下载积分: 积分 -1 分

喊救命的超人 2020-1-6 15:41:37
收藏了,收藏了,哈哈哈
1 回复

举报

hsh125 2020-1-10 22:54:37
收藏学习下,谢谢
回复

举报

评论

高级模式
您需要登录后才可以回帖 登录 | 注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
发经验
关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表