发 帖  
原厂入驻New
申请华秋企业认证 多层板首单免费打样!
30s提交资料,10分钟通过审核(免费赔付+顺丰包邮)>>立即报名
[问答] 为什么为spartan6生成fifo ip_core时会出现警告?
65 xilinx VHDL 警告
分享
嗨,我是这个论坛的新人。
我有一点关于fIFo_generator_v9_2的问题,当我尝试为spartan6生成一个fifo ip_core时,控制台上会出现以下警告:
警告:sim - 组件fifo_generator_v9_2没有用于VHDL合成的有效模型名称警告:sim - BlackBox generator运行选项'-ifmt'多次找到。
只考虑第一次出现。警告:sim - 覆盖现有文件C:/。xilinx / prova_di_block_maker / ipcore_dir / tmp / _cg / provaIP / doc / fifo_generator _v9_2_vinfo.html查看文件xilinx_documentationWARNING:ProjectMgmt - 重复设计单元'provaIP'
在库'work'中找到警告:ProjectMgmt - “C:/。Xilinx / prova_di_block_maker / ipcore_dir / tmp / _cg / provaIP_synth.vhd”第57行(有效)警告:ProjectMgmt - “C:/。Xilinx / prova_di_block_maker / ipcore_dir / tmp
/_cg/provaIP.vhd“第43行警告:ProjectMgmt - 库'工作'中的重复设计单元'provaIP'警告:ProjectMgmt - ”C:/。Xilinx / prova_di_block_maker / ipcore_dir / provaIP_synth.vhd“第57行(有效)警告
:ProjectMgmt - “C:/。Xilinx / prova_di_block_maker / ipcore_dir / provaIP.vhd”第43行
我该怎么做才能解决这个问题?
谢谢你的优势
0
2019-11-11 16:28:27   评论 分享淘帖 邀请回答

相关问题

4个回答
嗨,
欢迎来到论坛。
请访问:http://www.xilinx.com/support/answers/50338.htm
问候,
迪皮卡。
谢谢,迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星)
在原帖中查看解决方案
2019-11-11 16:41:25 评论

举报

嗨,
欢迎来到论坛。
请访问:http://www.xilinx.com/support/answers/50338.htm
问候,
迪皮卡。
谢谢,迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星)
2019-11-11 16:49:55 评论

举报

感谢我发现非常有用的答复,但其他人是由于第一次警告?
2019-11-11 17:09:53 评论

举报

嗨,
警告:sim - BlackBox生成器运行选项'-ifmt'多次发现。
只考虑第一次出现。警告:sim - 覆盖现有的fileC:/。Xilinx / prova_di_block_maker / ipcore_dir / tmp / _cg / provaIP / doc / fifo_generator_v9_2_vinfo.html以及来自xilinx_documentation的文件
以上凸轮也可以忽略不计。
警告:ProjectMgmt - 库“工作”中的重复设计单元'provaIP'
当存在重复设计单元时,项目管理功能会发出此警告消息,该单元基本上是实体名称。
事实上,该工具将采用这些模块中的任何一个,但不是两个模块,这就是为什么一个是“活动”而一个不在警告消息中的原因。
如果有两个确切的文件,随机选择一个没有任何区别。
因此可以安全地忽略该消息。
如果有两个具有相同实体名称的不同文件,则设计将根据采用的不同而不同。
在您的情况下,这两个核心文件provaIP_synth.vhd和provaIP.vhd将具有相同的内容,因此可以忽略警告。
在模拟期间,工具使用addprovaIP.vhd,在合成期间使用provaIP_synth.vhd。
谢谢,
迪皮卡。
谢谢,迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星)
2019-11-11 17:23:23 评论

举报

只有小组成员才能发言,加入小组>>

52个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表