完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,大家好..,
我正在尝试将BRAM单端口ram的输出作为文本文件使用此代码作为.., 模块主要(clka,wea,addra,douta,dina,dout1); 输入clka;输入wea;输入[11:0] addra; inout [7:0] dina,dout1;输出[7:0] douta; subromfile r1(clka,addra,douta); subramfile r2(clka,wea,addra,dina,dout1); reg [7:0] ram [4096:0]; reg [11:0] addr_reg; 总是@(posedge clka)开始//写if(wea)ram [addra] addr_reg end assign dina = ram [addr_reg]; 整数fd; initialbeginfd = $的fopen( “outfile.txt”);重复(4096)开始$ fdisplay(FD,DINA);端$ FCLOSE(FD); endendmodule 它是合成但文本文件是空的,使用ise 13.4和ram作为写入第一模式 我不知道我在哪里做错了? |
|
相关推荐
1个回答
|
|
$ fopen,$ display和$ fclose仅模拟Verilog函数。
你期望在综合系统中发生什么? ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2187 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-20 19:46 , Processed in 0.988754 second(s), Total 71, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号