电子发烧友论坛|
|
|
|
|
|
|
您好，您在最后面临的问题是什么？
请告诉我们Reratards，Pratham -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
2019-11-8 11:31:27
评论
|
|
|
嗨，
你有没有按照这个指南？ http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_3/ug898-vivado-embedded-design.pdf 问候， |
|
|
|
|
|
谢谢您的回复。
我正在使用zynq7000进行嵌入式系统设计。 在这个项目中，我们希望将我们的硬件IP与ARM集成。 因为这是我第一次使用zynq，所以我从ug873（CTT）开始工作。 但是，本文档似乎基于PlanAhead。 当想要在vivado上移动我们的工作时，Afeter会通过ug873。 那么，您对AIX总线，嵌入式设计的IP包有什么建议吗？ 谢谢。 |
|
|
|
|
|
嗨，
检查此链接 http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_3/ug898-vivado-embedded-design.pdf 问候， |
|
|
|
|
|
感谢您的建议。
我已经把这个文件弄糟了，但不幸的是我无法理解如何将pcores添加到vivado中。 例如在PlanAhead中，我们可以将RTL打包为具有AXI接口的pcores。 你有什么建议吗？ |
|
|
|
|
|
|
|
|
|
|
|
非常感谢。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
Windows8 Release Preview上的Xilinx ISE安装出现错误显示
777浏览 45评论
/7 
94
淘帖
