完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我已经在这个链接中阅读了它
http://www.xilinx.com/support/do ... 474_7Series_CLB.pdf 在那个文件中,我有一个关于分布式RAM时序的问题。 你可以看到Attchments。 在蓝线中,如果CLK将0更改为1. AI / BI / CI / DI将被复制到输出。 在这种情况下,蓝色十字架的意思是什么? 我不知道它的意思。 (如果AI / BI / CI / DI-> 1,输出 - > 1或如果AI / BI / CI / DI - > 0,输出? - > 0?) 请回答..谢谢 |
|
相关推荐
2个回答
|
|
嗨,
蓝色十字表示数据转换。 可以在有效时钟边沿维持建立时间之前更改数据。 DI上的设置时间(AI / BI / CI)之前的数据将在指定的时序参数后复制到输出。 请阅读静态RAM如何工作以获取更多详细信息,以下PDF可能对您有所帮助,Xilinx分布式RAM的工作方式与XIlinx指定时序相同 http://www.ece.cmu.edu/~ece548/localcpy/sramop.pdf 希望这可以帮助。 问候, Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 在原帖中查看解决方案 |
|
|
|
嗨,
蓝色十字表示数据转换。 可以在有效时钟边沿维持建立时间之前更改数据。 DI上的设置时间(AI / BI / CI)之前的数据将在指定的时序参数后复制到输出。 请阅读静态RAM如何工作以获取更多详细信息,以下PDF可能对您有所帮助,Xilinx分布式RAM的工作方式与XIlinx指定时序相同 http://www.ece.cmu.edu/~ece548/localcpy/sramop.pdf 希望这可以帮助。 问候, Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
423浏览 1评论
1523浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
508浏览 0评论
1641浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-24 20:08 , Processed in 1.028202 second(s), Total 77, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号