发 帖  
原厂入驻New
申请华秋企业认证 多层板首单免费打样!
30s提交资料,10分钟通过审核(免费赔付+顺丰包邮)>>立即报名
[问答] 如何获得配置PS DRAM控制器(DDRC)板的参数?
168 DRAM 控制器 Xilinx
分享
嗨,我已经搜索了很多关于配置PS DRAM控制器(DDRC)板参数的信息,链接如下,http://www.xilinx.com/support/answers/46778.htm,
我想知道如何获得包装长度?
谢谢!
0
2019-11-7 08:43:39   评论 分享淘帖 邀请回答

相关问题

5个回答
partgen -v xc7z010应该给你.pkg文件有包延迟,但要注意包延迟数是皮秒而不是密码,即时间延迟而不是线长。你需要将你的pcb线长度转换为ps
通过使用您拥有的材料的Er。
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。
2019-11-7 08:58:14 评论

举报

嗨,首先,谢谢你的回复,我明白你的意思,我知道计算的DQS延迟和delay延迟,但是需要一些参数计算,我的问题是在EDX XPS DDR配置GUI,包长度(mil),我怎么做这个参数?根据pcc布局?
2019-11-7 09:08:41 评论

举报

你好
检查ARhttp://www.xilinx.com/support/answers/46778.html以配置PS DDR板参数
--HS
--------------------------------------------------
--------------------------------------------请注意 - 请注明
如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K--
--------------------------------------------------
---------------------
2019-11-7 09:28:37 评论

举报

嗨,我已经检查了AR http://www.xilinx.com/support/answers/46778.html来配置PS DDR,我仍然无法理解AMD XPS DDR配置GUI中的包长度(mil),我是怎么做到这个参数的?
??如果我得到这个参数,我知道如何计算DQS到Clock DelayandBoard Delay。 
谢谢!!! 
brmy
2019-11-7 09:47:42 评论

举报

>>包装长度包装长度由partgen程序给出。
为你的部分运行partgen -v并查看内部以皮秒为单位获得包延迟。
因此内部FPGA延迟以ps为单位,内部延迟转换为电路板长度(延迟/传播延迟,传播延迟= c / sqrt(Er)),您可以使用4.2,4.3作为您的Er。
这为您提供了包裹距离。
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。
2019-11-7 09:55:30 评论

举报

只有小组成员才能发言,加入小组>>

60个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表