发 帖  
原厂入驻New
申请华秋企业认证 多层板首单免费打样!
30s提交资料,10分钟通过审核(免费赔付+顺丰包邮)>>立即报名
[问答] 如何降低KitProg的4.5MHz时钟速度?
171 PSoc 程序员 SWD
分享
你好,
我有CY8KIT-042-BLUBE船载KiTrg,我正试图调试一个CyBLY-012011-00,我连接到J11。
通信几乎每时每刻都失败,电线肯定太长(40mm)。它有时被承认,但失去了沟通。
默认情况下,PSoC程序员和PSoCoC造作的SWD设置为1.6MHz。我把第二个减少到0.2MHz,第一次设置似乎是不可访问的。仍然不起作用。
然后我调查SWDCLK:它在4.5MHz爆发!!!!不管设置,它只是试图在4.5MHz通信,我怎么能减少这个?
谢谢您,
杰罗姆
0
2019-11-5 10:38:12   评论 分享淘帖 邀请回答
2个回答
嗨,杰罗姆,
请避免使用长线用于SWD编程。因为它可能影响时钟速度。尽量使用小的电线。
如果你选择低频率,然后将频率低,它不会显示4.5mhz。请检查程序员设置是否正确。
谢谢,
安阇那
2019-11-5 10:53:53 评论

举报

leyun 发表于 2019-11-5 13:57
嗨,杰罗姆,
请避免使用长线用于SWD编程。因为它可能影响时钟速度。尽量使用小的电线。
如果你选择低频率,然后将频率低,它不会显示4.5mhz。请检查程序员设置是否正确。

谢谢你Anjana的答复,我的电线不长。你在哪里选择“低频”?什么是“正确”设置?谢谢您。杰罗姆
2019-11-5 11:11:33 评论

举报

只有小组成员才能发言,加入小组>>

394个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /5 下一条

快速回复 返回顶部 返回列表