完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我为单周期ARM处理器编写了averilog模型。 它支持完整的指令集，还包括缓存和虚拟内存支持。 在我做出更改以制作流水线版本之前，我想在ML 605主板上对我现在拥有的处理器模型进行原型设计。 基本上，我想在处理器上运行一些微测试台并验证一切是否正常。 我使用modelsim运行了一些测试平台，一切看起来都很好。 我的verilog代码是完全可合成的（尽管它与我使用模型sim进行仿真时的代码不同）并且我能够使用Xilinx ISE在电路板上实现主数据路径。 但我想知道是否有某种方法可以使用板上的内存资源来运行处理器上的程序。 我想要的是这样的： 1.我将通过使用Xilinx ISE进行综合，在FPGA上实现包括缓存和虚拟存储器单元在内的主数据通路 2.现在，FPGA上的这种设计必须与内存交互才能运行程序，所以，我想拥有一个片外存储器。 可以直接使用PC访问，而不会干扰FPGA上的设计，这样我就可以加载各种程序并回读结果。 有什么方法可以在FPGA上的主要设计与板上的一些片外存储器接口？ 另外，有没有办法通过直接从PC使用某种连接直接更改此内存？ 我还附上了我脑海中的模特图像。 谢谢 阿努拉格 
0
|
|
相关推荐
3个回答
|
|
|
当然，这是可能的。
既然您已经编写了ARM处理器，我将假设您熟悉硬件设计。 您可以使用MIG（存储器接口生成器）生成多端口存储器控制器。 将它连接到您的处理器和一个小模块，该模块接收来自UART的简单命令（使用ML605的UART-over-USB）并写入存储器; 您可以在此轻松实现10 kB / s的吞吐量。 Xilinx对AXI for Virtex-6器件提供了很好的支持，因此您可能希望使用AXI内存控制器（如果它也是ARM的接口）。 请在询问之前先查询您的问题。如果有人回答您的问题，请在“接受为解决方案”标记该帖子。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的星）。 |
|
|
|
|
|
嗨，
您还可以使用IMPACT工具在Xilinx板上配置Platform Flash XL，并在其上加载使用数据。 您可以访问“选择地图”界面，根据您的要求与内存通信。 谢谢， 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
嗨Anirudh，我写了一个Flash控制器模块，它将我的设计与Platform Flash连接起来。
它负责从闪存加载和存储数据。 但是，我想知道如何生成一个可用于在flash上加载所需程序的.bit文件。 我计划使用JTAG接口配置FPGA，并仅使用平台闪存来存储一些小型汇编程序。 我该怎么做？我检查了一些手册，我理解的是我可以使用IMPACT配置平台Flash，如果我有一个.bit文件，我可以从中生成一个PROM文件。谢谢，Anurag |
|
|
|
|
只有小组成员才能发言，加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2187 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1020
评论
淘帖
91
