完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
亲爱的大家,
我正在使用xilinx virtex-5。 评估板ML505。 我正在建立一个简单的项目来生成一个短脉冲定时时钟作为定时参考。 我完成了编码。 我使用由PLL生成的100MHz时钟,使用内核生成器进行计数,以实现完成短脉冲时钟。 任何人都可以指导我找正确的文章进行引脚分配然后将程序下载到主板上让我做一些测试吗? 我是xilinx软件的新手。 我感谢你的帮助。 谢谢 |
|
相关推荐
1个回答
|
|
嗨,
我假设您已经完成了V5的ISE设计教程,并熟悉Xilinx部分。 如果没有,我强烈建议首先查看eteam00的新设计师帖子。 http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 这是ML605页面的链接。 http://www.xilinx.com/products/boards-and-kits/HW-V5-ML505-UNI-G.htm 你会在那里找到参考设计和ucf文件。 问候, 伟 |
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2078 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
423浏览 1评论
1523浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
508浏览 0评论
1638浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-24 04:43 , Processed in 1.021690 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号