发 帖  
原厂入驻New
[问答] 比较器上的磁滞如何在软件中增加?
95 比较器 PSoc 电阻器
分享
PSOC4芯片内的内置比较器可以配置为滞后,但内部设置为10MV。
我试着用模拟输入、比较器和外部电阻器做一个简单的水平交叉检测,但是由于与输入信号相关的噪声(我怀疑IDAC产生的电压和我输入的交流信号有一点噪声),所以我得到了一个围绕过渡点的脉冲序列,而不是干净的正向信号。
理想情况下,我想增加滞回量,这样我就可以避免这个问题。我唯一能想到的唯一的办法是将IDACKEVE调整为我的ISR使用IDACK8BitYStValueVE()的第一步,这样,一旦我为ISR服务,并将控制释放回主回路,在比较器输入端上的两个信号之间存在较大的电压差。之后,在某个合适的点,我必须把它恢复到它的正常值(我正在测量A100HZStand,所以我应该有足够的时间来重置IdAcAcValk在我的水平交叉的下一次出现之前)。
我已经尝试过了,它确实改进了事情,但是我仍然没有得到一个干净的信号在我的比较器的输出。
有没有人能够在不使用硬件比较器或对输入信号施加一些蛮力过滤的情况下改进默认的10MVF歇斯底里?
迈克
0
2019-10-17 10:32:34   评论 分享淘帖 邀请回答
2个回答
到目前为止,我唯一的想法是使用一个运算放大器,并把它作为比较器自己(用一些RS)。在这里你可以自由选择你需要的滞后。
鲍勃
2019-10-17 10:39:49 评论

举报

谢谢鲍伯。
事实证明,在我的两个信号中添加一些电容来滤除噪声是比较容易的。我现在从我的LP比较器得到一个干净的输出。
这是一个有趣的练习。有时候你必须用硬件来对付这些东西;
2019-10-17 10:47:21 评论

举报

只有小组成员才能发言,加入小组>>

374个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /10 下一条

快速回复 返回顶部 返回列表