完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我玩PSOC5LP,我没有找到清晰地解释PSOOP概念的内容。
我得出一些结论,不知道它们是否正确。 PsChave3主要支柱。 1)一些基于图形组件的自动生成HDL,让我们说这是一个硬件平台,像一个模块化的模拟/数字FPGA,它将通过某种合成来实现。 2)基于组件创建者的思想和定义,自动生成与硬件层交互的基本代码。 3)用户ARC C代码,将调用自己的例程和自动生成的代码。 我说的对吗? 在哪里可以找到关于这个概念的信息? |
|
相关推荐
2个回答
|
|
欢迎来到论坛!
你的猜测离目标很近。 是的,PSoC5有一个ARM M3 CPU,一些闪存和一些SRAM伴随着通常的内部设备作为DMA,调试接口等。 是的,我们有一些硬件:固定功能的硬件作为过滤块和一些串行接口。 此外,还有“UDB”(通用数字块),它是使用Herp Verilog作为HDL编程的(不是自动的)。 这些UDB不是FPGA,它们包含可编程的ALU、两个FIFOS、PLD区域和少量寄存器,没有存储器。 PSOC5架构TRM将为您提供深入的硬件洞察。有一些视频帮助你完成你的第一步(和第二步…)。我建议您下载CyPress创建者3.3(最新版本)并获得CY8CKIT-059原型工具包。 您可以在收到工具包之前安装软件,并查看(文档化的)示例项目。 快乐编码! 鲍勃 |
|
|
|
ncmza 发表于 2019-10-16 06:19 谢谢。 我已经在PoSo'Soad上购买了几乎所有的CyPress工具包,而且我正在学习过程的开始,我觉得这是一个强大的平台,但是我在FPGA和ARM/PIC/8051处理器上的OLD知识正在作为PSoC的一个屏障,因为在这里我们有一个硬件定义的东西的组合。FTWAL定义的东西,我想知道边界和如何玩这个游戏。 有可能像FPGA上的部分配置一样动态地改变UDB |
|
|
|
只有小组成员才能发言,加入小组>>
715个成员聚集在这个小组
加入小组1896 浏览 1 评论
1651 浏览 1 评论
3401 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗?
1567 浏览 6 评论
1379 浏览 1 评论
CX3连接Camera修改分辨率之后,播放器无法播出camera的画面怎么解决?
180浏览 2评论
179浏览 2评论
使用stm32+cyw43438 wifi驱动whd,WHD驱动固件加载失败的原因?
318浏览 2评论
344浏览 1评论
58浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-19 20:37 , Processed in 0.861861 second(s), Total 90, Slave 80 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号