发 帖  
原厂入驻New
申请华秋企业认证 多层板首单免费打样!
30s提交资料,10分钟通过审核(免费赔付+顺丰包邮)>>立即报名
[问答] VC707在chipcope中输出始终为零
106 LVDS 时钟
分享
我想使用USER_SMA_CLK_P / N来初始化我的设计。
我有vc707板。
我找到
set_property PACKAGE_PIN AJ32 [get_ports USER_SMA_clock_P] set_property IOSTANDARD LVCMOS18 [get_ports USER_SMA_CLOCK_P]
set_property PACKAGE_PIN AK32 [get_ports USER_SMA_CLOCK_N] set_property IOSTANDARD LVCMOS18 [get_ports USER_SMA_CLOCK_N]。
我必须将此LVCMOS18转换为LVDS才能使用IBUFDS。我可以这样做吗?
通过更改IOSTANDARD,它无法正常工作。
在chipcope中输出始终为零。我们如何解决它?
IBUFDS_INIT_CLK:IBUFDS通用映射(IOSTANDARD =>“LVDS”)端口映射(I => INIT_CLK_P,IB => INIT_CLK_N,O => INIT_CLK_i);
当我尝试将LVDS更改为LVCMOS时,我在Mapping中给出了错误。
#ucf文件
NET INIT_CLK_P LOC = AJ32 |
IOSTANDARD =“LVDS”;
#使用sma clockNET INIT_CLK_N LOC = AK32 |
IOSTANDARD =“LVDS”;
我必须使用这个时钟进行初始化。
任何建议或解决方案?
0
2019-9-23 10:23:00   评论 分享淘帖 邀请回答

相关问题

12个回答
那我怎样才能在FMC模块中使用LVCMOS18时钟信号?
喜欢
FMC1_HPC_LA17_CC_P - LVCMOS18,
FMC1_HPC_LA17_CC_N- LVCMOS18。
那么如何使用MGT参考时钟的上述信号。
我想用Arbitary波形生成器提供SMA_CLOCK_P / N?
2019-9-23 10:50:54 评论

举报

我不明白你对FMC1_HPC_LA17_CC的查询。
你能详细解释一下吗?
--------------------------------------------------
---------------------------------------------请将帖子标记为
如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。
2019-9-23 11:10:32 评论

举报

正如你所说,我将SMACLK引脚映射到GTX clks,它给出了这样的错误。

错误:包装:2811 - 定向包装无法遵守用户设计约束(LOC = AJ32),这要求将下面列出的符号组合打包到单个IOB18组件中.ERROR:包装:2811 - 定向包装无法
遵守用户设计约束(LOC = AK32),该约束要求将下面列出的符号组合打包到单个IOB18组件中。

问题可能是GTXE Channel.Here,Quad是119,GTX频道是X1Y16。
ref clk pin应该是:
NET GTXQ0_P LOC = AJ32;
#对于FMC1 D4和D5NET GTXQ0_N LOC = AK32的GTXE2_CHANNEL_X1Y16;
我解决了这个问题。
NET INIT_CLK_P LOC = AJ32 |
IOSTANDARD =“LVDS”;
#使用sma clockNET INIT_CLK_N LOC = AK32 |
IOSTANDARD =“LVDS”;
但是像波形一样,它不是像image1那样精确的时钟。
可能是什么问题呢?
任何解决方案。
2019-9-23 12:09:57 评论

举报

你能否分享你的.xdc文件?
--------------------------------------------------
---------------------------------------------请将帖子标记为
如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。
2019-9-23 12:20:52 评论

举报

你可以在这里找到我们的问题:http://forums.xilinx.com/t5/New-Users-Forum/VC707-USER-SMA-CLK-P-N/m-p/650147#M30593
2019-9-23 12:45:47 评论

举报

用户将面临很多这个FMC模块的问题。如果你搜索这个模块,你可以找到很多变化的产品页面。以前,他们/你在产品中展示的包括:用户手册,模块,原理图在讨论之后,改为模块和原理图
,第二天之后,他们只改为Module.You告诉我你可以在没有手册的情况下使用任何模块。
我们知道理解和实施需要花费大量时间。即使我们找不到该模块的数据表。
我们已探测时钟输出,它们无法工作。请不要鼓励这类模块。
2019-9-23 12:55:10 评论

举报

在帖子#22中你写道:
>你可以在这里找到我们的问题
我回去重新阅读你链接的帖子#14,但你没有提供任何有关问题的详细信息。
您只说“输出不同”,这对任何人都不足以帮助您。
这就是为什么在第15期我要求以下内容:
Q1 - ChipScope内核使用什么时钟?
Q2 - 您希望每个数据看到什么?
问题3 - 您认为每个数据看到的是什么?
您回答了第一个问题(ChipScope时钟是GTX的TXOUTCLK),但您仍然无法回答可能提供有关您问题的有用信息的其他两个问题。
在帖子#23中你写道:
>我们已经探测过时钟输出,它们无法正常工作。
但是,在#16的帖子中你写道:
>我使用CRO检查了振荡器输出。正常。我在GTX输入clk.OK检查。
问题4 - 这些陈述存在冲突,哪一个是正确的?
最后重申我的第21号文章中的其他遗漏回复
您尚未解决的问题:
Q5 - 后19,关于在PMA_INIT和RESET输入上使用PULLUP约束的注释
Q6 - 第19篇,您可能将SFP模块放在错误位置的注释
如果没有回复这篇文章中的每一项,我都无法帮到你。
------您是否尝试在Google中输入问题?
如果没有,你应该在发布之前。太多结果?
尝试添加网站:www.xilinx.com
2019-9-23 13:10:54 评论

举报

工作设计:
我们有两个VC707板。
我们希望通过板载SFP +端口使用Aurora将数据从一个板发送到另一个板。
我们成功完成了。
不工作的设计:
我们买了4端口SFP / SFP +模块(HTG-FMC-x4SFP)。
然后,我们想要使用这个FMC卡执行与上述相同的任务。一个VC707板有FMC卡(4端口SFP / SFP +),另一个有单SFP +(板载SFP)。我们相应改变了我们的设计(GTXE3_CHANNEL_X1Y24,TXP
,TXN,RXP,RXN,MGT CLK0 forMGT_BANK_119- FMC1 HPC DP0)。模拟工作正常。
来到硬件,它不起作用。
1.当我们在4端口SFP / SFP +模块的SFP端口插入SFP收发器时,FAULT3(TX_FAULT)置位,PLUG3(MOD_ABS)置位,TX3_DIS(TX_DISABLE)置位。
是什么原因?
(我认为这是主要问题)。 
“我检查了工作设计中的TX_FAULT,MOD_ABS,TX_DISABLE信号,所有信号都被置为无效。清除?”
2.转储位文件后,没有通道向上和向上通道。
协议:Aurora 64b66b
速度:3.125 Gbps
SFP收发器:FTLF1428P2BNV
在FMC卡上使用跳线:零(在FMC卡上使用内部Si570振荡器) 
:一个(使用外部输入时钟) 
“我们都试过了,没有结果”
我再次附上了SFP信号的原理图和文档。
HTG-FMC-x4-SFP_REV_10_Schematic.pdf 156 KB
INF-8074(2).pdf 908 KB
2019-9-23 13:19:07 评论

举报

请回答我在第25期后提出的每个问题。
为了清楚起见,我回去为每一个添加了Q#。
------您是否尝试在Google中输入问题?
如果没有,你应该在发布之前。太多结果?
尝试添加网站:www.xilinx.com
2019-9-23 13:38:52 评论

举报

Q2:我期待如果每件事情都好的话,应该断言LaneUP和ChannelUp信号。
Q3:Laneup和channel up都不高,然后我认为时钟的问题。这就是为什么我将时钟信号添加到chipscopre core.gtx并且init时钟有时会出现,有时候不会出现。
Q4:通过示波器,我们在FMC模块上探测si570晶体振荡器的输出,它产生156.25MHz的正弦波。精细。
问题5:我在工作设计中使用相同的ucf文件。这没有问题。实际上,我们想要手动启动或重置设计。这有什么不对。
Q6:每次检查时,我们都验证了一切.FMC模块的位置没有问题。我们在vc707上的fmc1和fmc2上测试了它。
如果您有任何疑问,可以分享您的电子邮件。我会发送我的设计。实际上我们必须提问。但是.......
这里的问题可能是SFP端口或SFP收发器。
回答这个问题
你为什么不让hitechglobal提供用户手册?
为什么TX_Fault很高?(SFP)
为什么LOS很高?(SFP)
我期待着答案。
我真的很恼火这个模块。
我提供了原理图,sfp信号文件。
email.ponnagantiraju@gmail.com
2019-9-23 13:55:24 评论

举报

>> Q2 - 您希望每个数据看到什么?
> A2:我期待如果每件事情都好的话,应该断言LaneUP和ChannelUp信号。
您在帖子#9中发布的图像似乎不显示LaneUp或ChannelUp数据。
>> Q3 - 您认为您对每个数据有何看法?
> A2-两个通道和通道上升都不高,然后我认为时钟的问题。这就是为什么我将时钟信号添加到chipscopre core.gtx并且初始时钟有时会到来,有时候不会出现。
与数据引脚相连的任何时钟与ILA采样时钟的频率相同,将始终显示常数0或1的值。
任何其他频率将导致混叠效应,因为不同的频率显示出变化的高/低时间。
>> Q4 - 这些陈述存在冲突,哪一个是正确的?
> A4 - Aby使用示波器,我们在FMC模块上探测si570晶体振荡器的输出,它产生156.25MHz的正弦波。精细。
当您通过R30测量探测时钟驱动器(U8)的输出时,您看到了什么?
当您探测VC707上的交流耦合电容(C5和C6)时,您看到了什么?
注意:您已从此帖子中的帖子#18中删除了所有放置位置限制。
我的假设是您将模块连接到FMC1并使用Quad 119 Lane 0,它连接到FMC上的DP0和SFP3,如前所述。
请勿在将来删除帖子中的重要信息。
>> Q5 - 后19,关于在PMA_INIT和RESET输入上使用PULLUP约束的注释
> A5 - 我在工作设计中使用相同的ucf文件。这没有问题。实际上,我们想要手动启动或重置设计。这有什么不对。
正如我在该帖子中所提到的,输入引脚上的电压不是GND或VCCO,而是由于电路板上的PULLDOWN和内部PULLUP引起的某个中间电压值。
这是不可接受的,会导致零星的行为。
必须删除内部PULLUP约束。
>> Q6 - 后19,您可能将SFP模块放在错误位置的注释
> A6 - :每次检查时,我们都验证了一切.FMC模块的位置没有问题。我们在vc707上的fmc1和fmc2上测试了它。
但是,您是否更改了FMC卡上SFP模块的位置?
您可以将SFP模块插入SFP0而不是SFP3。
请提供您的测试设置照片,其中显示VC707,FMC卡,SFP和光缆。
>为什么不让hitechglobal提供用户手册?
此模块的HiTech Global页面有一个链接,可以请求此模块的用户手册。
我没有购买他们的模块,所以我不希望他们会提供给我。
您已购买该模块,因此我希望他们能够为您提供该文档。>为什么TX_Fault很高?(SFP)
最可能的情况是SFP模块不存在。
第二个最可能的情况是SFP模块已检测到TX激光器电路中的故障。这可能是由于TX_DISABLE被置位,但TX_FAULT在此状态下根据SFP规范未定义。
>为什么LOS很高?(SFP)
最可能的情况是SFP模块不存在。
第二个最可能的情况是SFP模块检测到高于RX阈值的切换输入。
------您是否尝试在Google中输入问题?
如果没有,你应该在发布之前。太多结果?
尝试添加网站:www.xilinx.com
2019-9-23 14:02:05 评论

举报

@rajuponnaganti,我注意到你已停止回复你在这个问题上开始的多个线程,并在今天早些时候打开了一个大多数不相关的线程。
我的假设是这个问题已经解决,问题是SFP模块位于FMC卡的错误插槽中。
------您是否尝试在Google中输入问题?
如果没有,你应该在发布之前。太多结果?
尝试添加网站:www.xilinx.com
2019-9-23 14:20:57 评论

举报

只有小组成员才能发言,加入小组>>

51个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /10 下一条

快速回复 返回顶部 返回列表