完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
在我的Spartan 3AN启动板上我想运行分形演示程序,所以我从中下载了源代码 http://www-user.rhrk.uni-kl.de/~alles/fpga/,如文件中所述。 “s3ask_demo.pdf”。 但是,阅读项目的UCF,看起来FPGA封装是TQFP或PQFP 事实上,引脚都是Pxxx格式(如下所述),而不是BGA。 除非通常的标签除外,否则BGA中的每个引脚都有一个常规数字:。 有没有人以BGA形式为这个项目提供UCF? 谢谢 阿尔贝托 NET“ms_clk”LOC =“P133”; NET“ms_data”LOC =“P132”; NET“clk_pad”LOC =“P79”;#NET“led”LOC =“P128”; NET“rst”LOC =“P130” ;#NET“button1”LOC =“P130”;#NET“button2”LOC =“P131”; NET“rgb”LOC =“P182”; NET“rgb”LOC =“P181”; NET“rgb”LOC =“ P180“; NET”rgb“LOC =”P178“; NET”rgb“LOC =”P176“; NET”rgb“LOC =”P175“; NET”rgb“LOC =”P172“; NET”rgb“LOC =” P171“; NET”rgb“LOC =”P169“; NET”rgb“LOC =”P168“; NET”rgb“LOC =”P167“; NET”rgb“LOC =”P166“; NET”rgb“LOC =” P165“; NET”rgb“LOC =”P162“; NET”rgb“LOC =”P161“; NET”hsync“LOC =”P156“; NET”vsync“LOC =”P155“; |
|
相关推荐
2个回答
|
|
嗨,
请检查UG下面的-63页,我认为它列出了每个部分的引脚位置 http://www.xilinx.com/support/documentation/boards_and_kits/ug330.pdf 希望这可以帮助 问候, Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2134 浏览 7 评论
2590 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2063 浏览 9 评论
3135 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2166 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
400浏览 1评论
1504浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2165浏览 0评论
495浏览 0评论
1618浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 23:47 , Processed in 0.943034 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号