发 帖  
原厂入驻New
[问答] FX3从设备FIFO水印标志
67 FX3 FIFO
分享
在AN6997中,有部分标题使用部分标志的一般公式。措辞似乎很清楚,下面的例子证实了我所读的内容。然而,在FPGA设计的例子中,逻辑似乎丢失了1个时钟周期,它如何处理部分标志。我在项目文件上运行了一些RTL仿真,并阅读了应用说明中的描述。
根据该公式,如果32位总线的水印值为6,则写入的时钟周期数=2。它说:
“在部分标志被低采样的时钟边沿之后可以写入的数据字的数量”
如果FlagB被认定为低(在上升沿α0之后),则在上升沿α1上被“采样”。然后,SLWRα可以被定义为两个以上的时钟之后,这意味着上升沿α2,和γ3。它在上升沿α3之后被去除。对的?为什么FPGA的例子早一个时钟(也就是读取案例)?
青铜
0
2019-9-17 14:49:58   评论 分享淘帖 邀请回答

相关问题

1个回答
你好,
在附加项目的情况下,FPGA在相同的时钟周期中对旗进行采样。
当做,
- Madhu Sudhan
2019-9-17 14:56:04 评论

举报

只有小组成员才能发言,加入小组>>

365个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /10 下一条

快速回复 返回顶部 返回列表