完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我正在使用SDK和xps测试borad ML605上的DDR3, 它最初失败,消息如下: 32位:失败!16位:失败!8位:失败! 然后我搜索论坛,找到新版本附带的ar#44814ML605-SO Dimm 然后奇怪的事情发生了。 当我在ar#44814中更改mhs和ucf文件时,我尝试生成文件然后失败并出现错误: 错误:ConstraintSystem:59 - 约束FPGA_0_DDR2_SDRAM_DIMM0_DDR2_RowAddr_pin_13 LOC = J15 |> [system.ucf(78)]:找不到NET“fpga_0_DDR2_SDRAM_DIMM0_DDR2_RowAddr_pin_13”。 请验证:1。指定的设计元素实际存在于原始设计中。 2.指定对象在约束源文件中拼写正确.ERROR:ConstraintSystem:59 - 约束[system.ucf(78)]:未找到NET“fpga_0_DDR2_SDRAM_DIMM0_DDR2_RowAddr_pin_13”。 请验证:1。指定的设计元素实际存在于原始设计中。 2.指定对象在约束源文件中拼写正确.ERROR:Xflow - 程序ngdbuild返回错误代码2.中止流程执行.. 我该如何纠正它并在船上测试DDR3? 谢谢 希望你的回答 |
|
相关推荐
1个回答
|
|
如果仍存在问题,请根据http://www.xilinx.com/support/answers/40398.htm查找电路板问题
_______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。 |
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
424浏览 1评论
1524浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
509浏览 0评论
1641浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-25 01:51 , Processed in 0.983699 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号