发 帖  
原厂入驻New
[问答] 如何实现使用XUPV5-LX110T评估平台的第一步?
263 FPGA 代码
分享
你好,我是杰罗姆,正在做研究实习。
我正在尝试开始使用XUPV5-LX110T评估平台,这是我第一次使用FPGA。长期目标是在电路板上运行一些代码,然后在FPGA上执行正在执行的代码的时序和测量
但首先我想熟悉一下主板。到目前为止,我已经成功完成了Compact Flash卡上的演示,并成功地与我的计算机建立了串行连接。我还尝试了线性闪存,平台
ML505入门教程中提到的F​​lash演示等。我认为按照教程中的说明修改其中一些可能是一个好主意,但这是我开始遇到问题的地方。我有ISE系统版
12安装了工具,当我尝试打开.xmp项目文件时,我得到版本管理向导告诉我核心和驱动程序已过期。
我不知道该怎么做,因为它说一些改变必须手动完成,但我找不到任何关于如何实现这一点的文件。我试图看看的另一件事是XUPV5 BSB
参考设计,但我遇到了同样的问题。无论如何,我都要在应用参考设计时要小心,以免损坏电路板的初始配置。非常感谢任何帮助或建议。谢谢杰瑞姆
0
2019-9-12 08:31:30   评论 分享淘帖 邀请回答

相关问题

12个回答
杰罗姆,
不要选择更新任何东西。
我也有这个板,所有原始设计都是使用ISE,XMP等10版完成的。
可以在没有任何更改的情况下更新的那些IP块可能可以接受,但是当你被工具要求时,你应该真的拒绝更新任何东西。
原始版本都有效,所以没有理由转移到更新的版本。
我在11.4和11.5 ISE中重建了每个BSB设计。
我还没有(在)12 ISE中尝试过它们。
Austin Lesea主要工程师Xilinx San Jose
2019-9-12 08:44:25 评论

举报

你好奥斯汀,
感谢您的回答。
我认为它可能与ISE版本有关,所以我只是尝试按照pdf指令在ISE12中手动构建BSBdesign(向导的布局略有不同)。
但是,当我尝试通过转到硬件 - >生成比特流来生成比特流文件时,进程将中止以下消息,并且在项目文件夹中不会生成.bit文件。
NGDBUILD设计结果摘要: 
错误数量:3 
警告次数:184
完成NGDBUILD的总实时时间:50秒
NGDBUILD完成的总CPU时间:50秒
在NGDBUILD期间发现了一个或多个错误。
不会写入NGD文件。
编写NGDBUILD日志文件“xupv505_bsb_system.bld”...
错误:Xflow - 程序ngdbuild返回错误代码2.中止流程执行...
make:*** [__xps / xupv505_bsb_system_routed]错误1
完成!
如果您有兴趣,我已附上完整的日志。
你认为我应该安装旧版本的ISE并试用BSB设计吗?
谢谢
杰罗姆
xupv505_bsb_system.log 115 KB
2019-9-12 08:54:40 评论

举报

亲爱的奥斯汀,
我现在进一步尝试,发现这是.ucf文件的问题。
EDK-XUPV5-LX110T-Pack中的.ucf文件已过时,无法与ISE 12一起使用。我已经能够通过手动修改约束来修复它(我认为)gmii以太网接口,虽然我不确定是什么
我做对了。
无论如何,现在我对mpmc核心的约束有问题,因为ISE 12使用该核心的版本6。
你说你用ISE 11.5重建了BSB。
你有可能让我有你的.ucf文件用于该版本吗?
然后我可以安装ISE 11.5并使用该板。
我会非常感谢你的回复。
杰罗姆
2019-9-12 09:01:05 评论

举报

杰罗姆,
我没有必要修改ucf文件。
Austin Lesea主要工程师Xilinx San Jose
2019-9-12 09:09:10 评论

举报

你好奥斯汀,
感谢您的快速回复。
所以你刚刚使用了http://www.xilinx.com/univ/xupv5-lx110t/design_files/EDK-XUPV5-LX110T-Pack.zip中的EDK-XUPV5-LX110T-Pack中的.ucf文件?
然后使用pdf中描述的BSB向导?
如果是这样,那么我将安装11.5并试一试,并告诉你它是怎么回事。
您也可以告诉我8位DIP开关(SW3)需要设置为将比特流下载到电路板并运行它吗?
谢谢杰罗姆
2019-9-12 09:20:57 评论

举报

杰罗姆,
8位DIP开关对从JTAG电缆下载没有影响。
我的设置为4,6,8 ON,所有其他设置为OFF。
它决定了芯片从PCB上的存储器引导的方式。
JTAG过度规则所有设置(JTAG始终有效)。
我会将开关设置为如上所述,因此当您通电时,电路板的自检会亮起:这样,您始终知道电路板正在工作。
我听说XUP团队正在努力将BSB设计更新到ISE 12,但我没有时间表。
Austin Lesea主要工程师Xilinx San Jose
2019-9-12 09:38:55 评论

举报

谢谢奥斯汀,
我明天会尝试11.5,让你知道我是怎么过的。
我希望这只是一个与ISE12相关的问题。
感谢所有信息到目前为止,
杰罗姆
2019-9-12 09:47:08 评论

举报

亲爱的奥斯汀,
我现在尝试使用带有ISE 11.5的向导手动构建BSB参考设计
我得到与以前相同的错误,无法生成比特流(因为我的约束中的错误)。
这开始变得非常令人沮丧,我不知道从哪里开始。
我希望能够正确使用电路板。
你有可能让我拥有你工作的11.5项目文件吗?
就像在你拉链并发送给我?
然后我可以将你的约束与我的比较等,并且可能能够解决问题。
否则董事会对我来说几乎没用,因为我无法获得ISE10.1的许可证密钥
在此先感谢,期待您的回复。
杰罗姆
2019-9-12 09:59:49 评论

举报

杰罗姆,
在论坛上发布您的错误报告,或直接发送电子邮件至austin@xilinx.com
我已经在几个月前关闭了我的所有项目,而且我不再让他们闲逛了。
我没有必要修改,也没有更正任何约束。
Austin Lesea主要工程师Xilinx San Jose
2019-9-12 10:13:22 评论

举报

嘿jerome,我有同样的错误,我想知道你做了什么来解决它们。谢谢!
2019-9-12 10:30:42 评论

举报

我正在做我的硕士研究项目。
我需要一些网站信息指南,我可以找到一些有用的文档和关于这些项目的链接。
我正在尝试通过Xilinx ML505板从SATA HDD传输数据。
如果有人给我一些建议和有用的文档或链接,那将对我很有帮助。
2019-9-12 10:39:55 评论

举报

这个论坛帖子非常陈旧,很久以前就创建了(07-14-2010)。
请不要发布此论坛帖子的任何进一步回复。
如果对此问题有任何后续问题,请发布新查询。
_______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。
因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。
2019-9-12 10:58:29 评论

举报

只有小组成员才能发言,加入小组>>

51个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /10 下一条

快速回复 返回顶部 返回列表