完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我有一个simpleregister读/写/重置测试接口代码(在VHDL中),我想与我的顶级处理系统7wrapper代码链接。
我想使用AXI总线协议对寄存器进行读/写/复位。 实际上,我的测试接口是从属设备,处理系统7是主设备。 我使用SD卡将Zynq Linux的图像加载到Zynq-7000芯片上。 我将Linux内核模块设备驱动程序从UG873(blink.ko)动态加载到正在运行的内核上。 然后我使用修改过的基于Linux的应用程序软件(linux_blinkled_app.c)来进行寄存器读/写/重置。 我的系统规格是: Windows XP 32位 v14.3 ISE ZC706评估板 我已经完成了Blink示例项目(UG873和UG683),它说你必须使用XPS中的CIP向导来创建与组件的自定义接口。 CIP生成两个VHDL模板(user_logic.vhd和'your_component'.vhd),您必须在其中添加自定义端口和自定义代码...所有AXI接口都在模板/ CIP向导中为您整理(您获得AXI 互连,AXI从机和AXI主机)。 我添加了一个chipcope来查看通过AXI总线的信号/交易。 但是当我加载比特流并运行软件时,我在chipcope中只得到一个完整的读取事务,并且Linux操作系统挂起。 我的问题是,您是否必须使用此CIP向导与AXI连接或者您可以手动执行此操作吗? 你会如何手动设置它(VHDL代码)? |
|
相关推荐
3个回答
|
|
在chipcope中,仔细检查读取时的rresp信号是否为0,并且rready握手是否有效。
您正在探测互连的哪一侧? 务必检查处理器端。 是的,您可以在没有CIP向导的情况下手动完成,但可能需要更多的验证时间/调试。 如果我这样做,我会从这里开始: http://www.xilinx.com/support/answers/37425.htm www.xilinx.com |
|
|
|
谢谢。
我已决定暂时离开CIP向导路线。 但是解决地址系统是相当困难的。 我的组件有一个地址端口'reg_addr:在std_logic_vector(7 downto 0)'。 我的问题是如何将bus2IP_Addr(std_logic_vector(0到31))传递给user_logic.vhd模板中的reg_addr? |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
424浏览 1评论
1524浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
509浏览 0评论
1641浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-25 07:51 , Processed in 0.928045 second(s), Total 47, Slave 41 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号