完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨兄弟，
我正在设计一个最终生成模拟波形的dds系统，所以我需要DAC和低通滤波器。 你能提供一些没有MicroBlaze和低通滤波器代码的DAC verilog或VHDL链接吗？ 或者你能给我一些sugestions？ 非常感谢。 
0
|
|
相关推荐
18个回答
|
|
|
你好
我有点困惑， 由于FPGA没有模拟输出，因此无法在FPGA中实现dac。 通常你有一个外部DAC芯片，过滤也是在模拟中完成的。 如果您需要低频率，KHz区域模拟，您可以使用低通滤波器制作FPGA的PWM输出，或者如果只需要几位分辨率，则可以在输出端使用电阻网络 FPGA。 查看TI，Nat semi，NXP，LTC等公司的DAC芯片。 在原帖中查看解决方案 |
|
|
|
|
|
你好
我有点困惑， 由于FPGA没有模拟输出，因此无法在FPGA中实现dac。 通常你有一个外部DAC芯片，过滤也是在模拟中完成的。 如果您需要低频率，KHz区域模拟，您可以使用低通滤波器制作FPGA的PWM输出，或者如果只需要几位分辨率，则可以在输出端使用电阻网络 FPGA。 查看TI，Nat semi，NXP，LTC等公司的DAC芯片。 |
|
|
|
|
|
大喊，我弄错了。
在Spartan 3E板上有一个名为LTC2624的DAC芯片。 那么低通滤波器应该在FPGA内部生成，然后才能传输到DAC芯片？ 我不确定这一点。 谢谢。 |
|
|
|
|
|
还有一件事，芯片支持SPI模式，我无法搜索精确的verilog代码。
有人可以给我一些关于SPI Verilog代码的链接吗？ 只是简单的实施。 因为我发现它在opencores中有两个compex。 谢谢。 |
|
|
|
|
|
你好
我害怕，不能帮助verilog。 SPI只是一个简单的串行三线数据/时钟/使能线。 不幸的是，它不是一个真正的标准，有一种默认的理解，比如引脚名称MISO，MOSI等，但是 这样的事情 时钟速度 数据位数 检查金额 时钟到数据的阶段 启用的极性 可以钟表停止 protocole就行了 没有定义， 因此，您需要使用核心类型，其中可以选择每个标记，或者您自己的角色。 准备好dac的数据表，看看你需要做什么， |
|
|
|
|
|
Deardrjohnsmith
你能帮我解决下面这个问题吗？ 我从直接数字合成器（DDS）获得正弦波形，频率为12MHz，DDS频率为100MHz，这意味着输出数据每10ns产生一次。 我想将数据发送到LTC2624，SPI通信协议是24位。 SPI协议运行的最高速度为50MHz。 因此，对于从DDS生成的每个数据是10ns，而传输数据的时间是20ns * 24 = 480ns。 即使我在DDS和DAC SPI模块之间使用FIFO，波形也很奇怪。 从示波器，频率为12ns。 是否可以通过DAC SPI通信协议传输如此快速的DDS信号？ 非常感谢。 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
进入FIFO的数据速率为10ns;
数据速率超过1000ns; 或者我不使用FIFO，只是直接采样DDS输出。 我没有得到12MHz输出，相反，我得到12MHz / 100 = 0.12MHz来显示正弦波形。 可能是FIFO在这个设计中没用。 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
你好
我正在使用spartan3E上的LTC1407 A / D，我编写了用SPI协议实现放大器和ADC的程序。我的问题是当我将模拟电压应用到ADC（VINA，只使用通道0）时，LED的灯代表8 最高有效位（模拟电压的数字对应）会相应地改变，但它与我用Xilinx数据表中提供的公式计算的结果不相等，即D [13：0] =增益*（Vin-1.65）* 8192 / 1.25v.can任何人都可以帮我解决问题是什么？请告诉我你的想法。谢谢 |
|
|
|
|
|
你好
你想告诉我们你得到了什么吗？ 您是否可以增加电压并查看每次位变化的电压变化？ 您可以将位反转/反转，偏移二进制，2的恭维或什么。 我会带着芯片范围进入那里，看看我是不是你 您也可能希望将其作为一个新主题，因为许多人可能无法看到这个旧主题。 |
|
|
|
|
|
我以0.1伏的步长改变了电压，因此每次都改变了一个以上的位（用LED表示）。我还对反转和两个恭维进行了调整，看它们是否与我在LED上看到的相符，但他们没有。
事情是，它也理解负值，当电压变得大于1.65（在v = 1.7直到v = 2.9）时，第12位将是第7个LED。我只能看到LED上的第6位到第13位， 对于volateg小于1.65（v = 0.4直到v = 1.6），该位关闭。 |
|
|
|
|
|
嗨drjohnsmith
Thans提醒。 在这个项目中，LTC2624只能支持低频，而解决方案是将串行数据转换为并行。 因此，在Spartan3E FPGA板中，我们将使用并行板连接扩展端口并使用高频ADC芯片。 我们将在学校开学后继续学习。 谢谢你的关心。 |
|
|
|
|
|
|
|
|
|
|
|
我最近购买了一个spartan3a入门套件，并计划将其用作dds函数发生器。
我很沮丧地看到dac [和adc]的速度有多慢。 该板具有133 MHz时钟和dds，应能够输出> 30 MHz，但dca是行人。 试图节省电力或成本？ 我做了初步检查，找不到适合的更高速度的更换部件。 我想我会买一个dds板来完成这项工作。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2187 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1650
评论
淘帖
1849
