完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,伙计们,
我不断地用最新的问题撞砖墙。 由于我无法上传所有的文件到这个帖子,我创建了一个Dropbox文件夹与这两个项目和相应的输出测量的逻辑分析仪。 HTTPS://www. DROPBOX.COM/S/DT8D2SR44 X65 PGT/ZLYHAHPGPI 我必须为SPI和UART分时SCB。我最初的问题是如何应用我的SPI所需的逻辑(由于从在每个事务之前和之后需要两个附加的时钟周期)到SCB块。 我在P0〔6〕与P0〔5〕之间建立了物理链路,并将逻辑添加到PIN P0〔5〕。 当我手动控制SS引脚时,我用这个引脚作为逻辑电路的第二个输入。 我不明白为什么我不能像我在SPI设计中那样从SCB设计中得到相同的响应。 请忽略这个阶段的UART部分。 如有任何帮助,将不胜感激。 -卡特琳 以上来自于百度翻译 以下为原文 Hi guys, I keep hitting a brickwall with my latest problem. As I cannot upload all files to this post I have created a dropbox folder with the two projects and the corresponding output measured by a logic analyser. https://www.dropbox.com/sh/dt8d2sr44x65pgt/ZlyAhhpgpi I have to timeshare an SCB for SPI and UART. My initial problem is how to apply the logic required for my SPI (due to slave requiring two added clockcycles before and after each transaction) to an SCB block. I created a physical link between P0[6] and P0[5] and added the logic to pin P0[5]. As I control the SS pin manually, i used this pin as the second input to the the logic circuit. I don't see why i don't get the same response from the SCB design as i do in the working SPI design. Please ignore the UART part at this stage. Any help would be greatly appreciated. -Katrine |
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
715个成员聚集在这个小组
加入小组1896 浏览 1 评论
1651 浏览 1 评论
3401 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗?
1567 浏览 6 评论
1379 浏览 1 评论
CX3连接Camera修改分辨率之后,播放器无法播出camera的画面怎么解决?
180浏览 2评论
179浏览 2评论
使用stm32+cyw43438 wifi驱动whd,WHD驱动固件加载失败的原因?
318浏览 2评论
344浏览 1评论
58浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-19 19:58 , Processed in 0.691800 second(s), Total 69, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号