发 帖  
原厂入驻New
申请华秋企业认证 多层板首单免费打样!
30s提交资料,10分钟通过审核(免费赔付+顺丰包邮)>>立即报名
[问答] 使用Verilog语言写flash的存储驱动,地址切换出问题
539 Verilog 存储
分享
本人写flash的存储驱动,地址初始为24位的0,循环一次后需要加256,再循环一次地址再加256,依次往后,可是直接赋值可以,但是用加法就不行,这是什么原因,还有其他什么方法吗?

仿真没有问题,图片中数字是使用16进制显示的。


0
TIM截图20190710102016.png
TIM截图20190710101643.png
已退回3积分
2019-7-10 10:27:24   评论 分享淘帖 邀请回答

相关问题

5个回答
2019-7-10 14:04:34 评论

举报

仿真没有问题,那估计是得考虑程序的速度运算是不是足够了,可能是你时序设计不行,导致程序跑不了这么快
2019-7-11 09:05:37 2 评论

举报

2 条评论
  • 2019-7-11 15:02

    如何提高程序的运行速度呢,后来我尝试每个地址都单独赋值,不使用加法,发现仅循环6次之后的地址可以用

    星云云 回复 灰黑: 2019-7-15 09:05

    这个你需要去看一下RTL的设计准则,很庞杂。例如按这个加法来说,你可以将9位的256分开成一个4位,一个5位,分两个周期相加,就会快一点。

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

高级模式
您需要登录后才可以回帖 登录 | 注册

我要提问
关闭

站长推荐 上一条 /10 下一条

快速回复 返回顶部 返回列表