完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
1. 从原理图导到PCB之后,提示“Room Definition Between Component on TopLayer and Rule on TopLayer” .
解决方法1:删除Room,即如下图左下角的红色部分。按Del键直接删。 解决方法2:在导入的时候,不选择Rooms 2. 从原理图导到PCB之后,提示“Component Clearance Constraint ..... Between Component .....” 解决:说明元器件之间距离太小,这个在Design-Rules-Placement-Component Clearance Constraint中把钩去掉,或则设置成合适的值。( Component Clearance Constraint 元件间隙约束 ;Horizontal 水平的;Vertical 垂直的 )
|
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
1157 浏览 0 评论
1916 浏览 0 评论
7613 浏览 0 评论
写了一个用DMA读取ADC数据的程序,记录下整个过程和一点心得
3026 浏览 0 评论
3306 浏览 0 评论
1081浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-25 02:48 , Processed in 0.497232 second(s), Total 76, Slave 56 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号