完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我正在尝试使用ISE 13.3更改8.1 FIFO IP内核中的一些参数。 当我在coregen中打开项目时,它警告逻辑核被取代,但允许我进行修改。 但是,当我使用新生成的核心时,它会抱怨“无法在库中找到。请确保库已编译,并且VHDL文件中存在库和use子句。可能有什么问题? 谢谢! 以上来自于谷歌翻译 以下为原文 Hi, I'm trying to change some parameters in 8.1 FIFO IP core with ISE 13.3. When I open the project in coregen it warns that the logiccore is superseded but allows me do the modification. But when I use the newly generated core it complains "Cannot find Thanks! |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
424浏览 1评论
1524浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
509浏览 0评论
1641浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-25 07:18 , Processed in 1.073666 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号