发 帖  
原厂入驻New
发烧友10周年庆典,全网超值优惠来袭!千元现金券,下单抽奖赶紧参与》》

[经验] 基于DVI接口的高速图像总线控制系统

2019-6-10 05:00:07  147 DVI接口 CAN
分享
0
摘要:设计了一种基于DVI接口的高速图像采集控制系统。该系统能够稳定采集Camlink接口的高速CCD传输的数字信号,并能提供一路DVI接口高清显示和一路PAL制式复合视频。系统可与上位机通过CAN总线实现数据交互,并提供数字视频信号给压缩存储单元和图像处理单元。系统硬件结构简单,工作稳定可靠,能够广泛应用于图像处理领域。
关键词:DVI;Camlink;图像处理;PAL

引言
    带有DVI接口的显示器和显卡越来越普及,DVI(Digital Visual InteRFace)是1999年由Silicon Image、Intel、Compaq、IBM、HP、NEC、Fujitsu等公司共同组成的DDWG(Digital Display Working Group,数字显示工作组)推出的接口标准。
    和传统的VGA信号相比,采用DVI信号的液晶显示器不存在相位问题,不会引起像素抖动和相邻像素间的干扰。另外,采用DVI信号后,显示器不会造成几何失真,大大提高了画面的质量。而在图像处理领域,从采集到压缩、存储、显示,不断提高的跟踪测量参数对视频信号提出了越来越高的速度要求。高帧频CCD相机、大容量固态硬盘、高速DSP越来越多地应用于工程实践中。可以预见,高速视频信号采集和高质量图像叠加显示在实践中的有机结合,将会在图像处理领域发挥越来越重要的作用。
    本文设计了一种基于DVI接口的图像总线控制系统,该系统将高速视频信号采集后通过DVI接口进行视频叠加处理,从而实现了采集信号的高清显示。除此以外,也提供了高速数字信号的PAL模拟转换功能和高速数字信号的压缩、处理、存储、传输功能,能够满足图像处理领域的多种需求。

1 系统设计
    系统由视频数据接口、CAN总线通信模块、PAL模块等组成。硬件电路主要器件包括FPGA芯片系列EP3C120F780C7、DVI接口模块、单片机C8051F500、视频编码器SAA7128等。系统结构框图如图1所示。


    系统的控制模块接收高速摄像机采集的数字视频信号后进行图像处理,可与上位机显卡DVI输入信号进行叠加后,通过DVI通道进行高清显示。同时,系统提供了一路PAL电视通道,可将高速数字信号转换为模拟PAL制式信号给TV监视器进行图像监控。该系统还可以将视频信号通过总线通道传递给压缩存储设备进行视频压缩存储和图像处理。系统能通过CAN总线与上位机进行数据通信,给上位机传递相关处理参数,并从上位机得到相关指令。

2 视频数据接口
   
系统采用Camlink接口的CCD,基于Camlink接口的CCD传输速度快,分辨率高,色彩和灰度变化丰富。Camlink技术是美国国家半导体公司提出的一种新型数字相机接口技术,具有数据传输速度快、通信和控制功能强、接口方便等特点。该技术在高灵敏度、高分辨率的相机设计中得到广泛应用。
    系统为高速CCD采集的视频信号提供全数字通道。高速CCD通过编解码后将数字视频信号传递给EP3C120F780C7,EP3C120F780C7将高速视频信号传递给图像处理单元进行图像处理;也可将高速视频信号传递给专用压缩存储单元进行视频压缩存储,以供处理平台进行事后处理。

3 DVI接口模块
    DVI是以Silicon Image公司的PanalLink接口技术为基础,以TMDS(Transition Minimized DIFferential Signaling,最小化传输差分信号)电子协议作为基本电气连接。TMDS是一种接口微分信号机制,可以将像素数据编码,并通过串行连接传递。显卡产生的数字信号由发送器按照TMDS协议编码后,通过TMDS通道发送给接收器,经过解码送给数字显示设备。
    系统设计的DVI接口模块包括一个传送器和一个接收器。传送器是信号的来源,本系统采用的是TI公司的TFP410,它可以将数字信号转换为DVI接口差分信号。而接收器则选用TI公司的TFP401,它可以接收DVI的差分信号,将其解码并传递到数字显示电路中。外部视频流通过FPGA与TFP401编码的DVI信号进行叠加,叠加后的数字信号通过TFP410解码后送给DVI显示器显示。DVI接口模块结构框图如图2所示。


    DVI数字信号传输有单连接和双连接两种方式。采用单连接时,其传输速率可达4.9 Gbps,双连接则可达9.9 Gbps。系统采用的是单连接方式。   

    TFP401是TI公司PanelBus平板显示产品系列中的一种TDMS信号接收芯片。它采用先进的0.18μm EPIC5TMCMOS处理工艺,使用1.8 V核心电压和3.3 V电源引脚输入电压,具有低噪声和低功耗特性,其PowerPADTM封装技术可保证芯片工作的热稳定性。它以LCD桌面显示器为主要应用对象,也可以应用于其他高速数字视频应用场合。
    其主要功能如下:
    ◆支持UXGA分辨率,时钟最高可到165 MHz;
    ◆支持24位真彩色(1 pixel/clock或2 pixel/clock);
    ◆内有用激光精密工艺制造的终端阻抗匹配电阻;
    ◆采用4倍过采样技术,抖动抑制可以达到1 pixet/clock;
    ◆具有行/场同步信号抖动抑制功能。
    TFP401的具体引脚信号可参见数据手册,其内部结构与功能如图3所示。其中RxC±和Rx0±~Rx2±为来自主机的经过串并转换编码的4路TMDS信号,而其输出的信号主要有奇、偶像素信号(QE(0-23)、QO(0-23))、像素时钟信号ODCK、像素有效信号DE、行/场同步信号HSYNC/  VSYNC)和同步检测信号SCDT等。


    TFP401通过检测DE信号的状态变化来确定链路的激活状态。当106个像素时钟过后,如果DE状态未发生变化,则认为链路未激活,此时系统输出SCDT=0;当SCDT=0时,如果发现在1 024个像素时钟内,DE信号有两次转变,则认为链路已激活,此时SCDT=1。器件的同步检测指示信号端(SDDT)可以直接和其输出驱动器电源控制端(PDO)相接,这样芯片可自动根据TMDS链路的激活情况来管理输出驱动器的电源供给,TFP401提供的PD引脚可用来控制整个芯片的电源供给,该引脚是系统级电源管理控制端,设计时一般不推荐引脚和芯片SCDT引脚直接相连。   

    系统采用TI公司的视频编码芯片TFP410,编码后的TMDS信号通过DVI电缆传送至DVI显示器。与TFP401对应,TFP410支持从VGA到UXGA(25~1 65MHz)格式的像素速率,具有12位双边和24位单边两种输入模式,可以通过I2C总线进行芯片工作模式配置。TFP410主要通过DE引脚的高低电平来决定发送信号类型:当DE为高电平时,发送像素编码数据;当DE为低电平时,发送同步信号以及控制信号。ISEL引脚的高低决定是否采用I2C总线,ISEL信号为低电平时,需要根据外部引脚对芯片进行配置;当ISEL信号为高电平时,可以通过I2C总线来配置,此时外部引脚配置不起作用。TFP410内部结构框图如图4所示。



4 CAN总线通信模块
   
系统需要和上位机进行通信,采用CAN总线进行数据交互。CAN总线具有通信速率高、开放性好、报文短、纠错能力和扩展能力强的特点,通信速率可高达1 Mbps,特别适用于实时性要求很高的网络。
    系统采用了集成CAN总线控制器的C8051F系列单片机。通信软件设计通过KeilC51实现,程序分别实现单片机交叉开关配置与端口初始化、外部振荡器初始化、CAN总线定时寄存器初始化、消息对象初始化、CAN总线数据发送和接收、消息响应、错误处理、系统广播等功能。SN65HvD230功能结构框图如图5所示。


    采用TI公司生产的3.3 V芯片SN65HVD230作为总线收发器。该收发器与PCA82C250引脚兼容,具有差分收发能力、高速率传输(1 Mbps)、高抗电磁干扰、超小封装、低功耗等性能;并有3种不同工作模式可供选用,与集成了CAN总线控制器的C8051F系列单片机配合使用,可使外围电路更加简洁。
    SN65HVD230的CANH和CANL输出引脚需并联一个电阻,作为CAN总线的终接电阻,终接电阻需满足传输电缆的特性阻抗,一般取值120 Ω。
SN65HVD230的Rs引脚为斜率电阻输入引脚,通过改变加在该引脚上的电压,可以改变收发器的工作方式。

5 PAL模块
   
系统提供一路PAL制式模拟信号输出给TV监视器。由于PAL制式场频为50Hz,帧频为25 Hz,所以前端高分辨率高帧频的数字图像必须降频输出,且分辨率也要降低。PAL编码芯片选用Philips公司生产的SAA7128,支持PAL/NTSC/SECAM制式的编码。它可以接受ITU-R BT.656格式4:2:2数据流信号,输出标准CVBS复合视频信号。
    SAA7128将FPGA送出来的ITU-R BT.656格式4:2:2数据流进行数模转换,经过视频矩阵编码转换成模拟的视频信号。该芯片工作在SLAVE模式下,即27MHz数据时钟由外部振荡器供给。SAA7128利用此时钟对数字信号进行锁存。
    系统选用的C8051F系列单片机具有I2C总线功能。可通过I2C总线对SAA7128上电后进行初始化控制。PAL信号的HS行同步,VS场同步信号均由SAA7128自动生成。
    FPGA首先在内部建立一个RGB信号到YCbCr信号的转换表。可在FPGA内部开辟两片RAM进行乒乓操作,FPGA利用HS行同步、VS场同步来组成ITU-RBT.656格式4:2:2的数字视频流。PAL一帧传递结束时,置一个标志位,SAA7128开始读其中一片RAM的数据,同时对另一片RAM进行写操作,写入一帧新的数据,如此往复。并使TV监视器能够看到完整的CVBS信号图像。在FPGA设计时,必须注意PAL信号分奇偶场,采集的信号需要隔行采集,两场结束才为完整的一帧图像。

结语
   
本文从工程应用的角度出发,详细介绍了基于DVI接口的图像总线控制系统,该系统能够采集基于Camlink接口的高速CCD传送的数字视频信号,并能通过DVI接口实现1080 P的高清显示。实践证明,该系统采集数据稳定、图像清晰,具有较高应用价值,可广泛应用于图像处
理领域。

评论

高级模式
您需要登录后才可以回帖 登录 | 注册

发经验
课程
    关闭

    站长推荐 上一条 /10 下一条

    快速回复 返回顶部 返回列表