完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
在配置期间可以关闭双引脚(特别是INIT_B,PUDC_B)? 我认为我的设计驱动程序中的一些引脚处于低电平且FPGA无法正常启动。 当我编程FPGA并接下来添加我的设计时,一切都还可以,但是当FPGA与其他部件一起添加时,FPGA不起作用。 最好的reagrds 以上来自于谷歌翻译 以下为原文 Hi, It is possible to turn off dual pin during configuration (especially INIT_B, PUDC_B)? I think my desgin driver some of this pin to the low level and FPGA dosen't start correctly. When I programed FPGA and next add rest of my design everything is ok, but when FPGA is added with other parts FPGA doesn't work. Best reagrds |
|
相关推荐
1个回答
|
|
嗨,
INIT_B和PUDC_B都是在配置期间保持活动状态非常重要的引脚,并且无法将其关闭。 您将不得不找到一些其他方法来避免驾驶它们。 我会说你的INIT_B引脚对你成功的配置来说是最重要的。 如果您驱动PUDC_B,它所做的只是将IO的状态从三态浮动(PUDC_B高)更改为拉高(PUDC_B低)。 谢谢, 埃里克 以上来自于谷歌翻译 以下为原文 Hi, INIT_B and PUDC_B are both pins that are important to stay active during configuration and there is no way to turn them off. You will have to find some other way to avoid driving them. I would say that your INIT_B pin is going to be the most important to your successful configuration. If you drive PUDC_B, all it does is change the state of your IOs from tri-state floating (PUDC_B high) to pulled high (PUDC_B low). Thanks, Eric |
|
|
|
只有小组成员才能发言,加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2187 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-19 18:00 , Processed in 1.307576 second(s), Total 71, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号