完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
工程文件编译没有错误,但是用VGA连显示器后,屏幕上显示输入超出范围?这个有没有大神指点下怎么修正?如果显示屏的输入范围不同的话,是不是不同的屏就要不断的修改呢?我用的是Altera的cyclone 4 E开发板 |
|
相关推荐
1个回答
|
|
你的 tx_vid_clk 要隨著你 source 解析度的大小而改變,
可以參考 VESA 網站 關於pixel clock 的規範 通常屏幕解析度都是向下支援,只要不超過他最大的解析度,就不需要換屏就修改一次code。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
834 浏览 0 评论
371 浏览 0 评论
1094 浏览 0 评论
382 浏览 0 评论
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
1018 浏览 0 评论
1454 浏览 36 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-24 22:07 , Processed in 0.446513 second(s), Total 37, Slave 30 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号