完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
verilog是图形化需要方便编程,vhdl是代码编程
|
|
|
|
verilog语法类似C语言,VHDL语言更严谨,语法不像C语言那样。
|
|
|
|
如果着重于集成电路的设计,则只需Verilog HDL就可以了,若要进行大规模系统设计,则就学习VHDL。
|
|
|
|
区别不大,verilog更加灵活,VHDL更严谨,多人开发大型项目更规范
|
|
|
|
VHDL是美国军方组织开发的,而Verilog HDL 则是从一个普通的民间公司的私有财产转化而来。
与VHDL相比,Verilog HDL的最大优点是:它是一种非常容易掌握的硬件描述语言,只要有C语言的编程基础,通过二十学时的学习,再加上一段时间的实际操作,可在二~三个月内掌握这种设计技术。 而掌握VHDL设计技术就比较困难。这是因为VHDL不很直观,需要有Ada编程基础。 |
|
|
|
其实在使用FPGA亓,两处都是可以的,不同的只是一些语法 的不同,功能与效果上一样的,就看个人喜好了
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
689 浏览 1 评论
2117 浏览 5 评论
2429 浏览 9 评论
移植了freeRTOS到STMf103之后显示没有定义的原因?
2194 浏览 6 评论
2163 浏览 7 评论
使用eim外接fpga可是端口一点反应都没有有没有大哥指点一下啊
315浏览 9评论
299浏览 7评论
请教大神怎样去解决iMX6Q在linux3.0.35内核上做AP失败的问题呢
435浏览 6评论
300浏览 5评论
348浏览 5评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-24 20:00 , Processed in 0.798644 second(s), Total 86, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号