完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
你好
我正在处理导入vhdl文件到EDK项目中的pcores-user_logic。 我创建了我的系统并将vhdl输出连接到我的EDK系统。 但是当我生成比特流时,我得到的错误就像“无法在库中找到。请确保库已编译,并且VHDL文件中存在库和使用子句。”。 我怎么能传递这个问题? 谢谢 以上来自于谷歌翻译 以下为原文 Hi I am working on import vhdl file to pcores-user_logic in EDK project. I created my system and connect vhdl output to my EDK system. But when I generate bitstream I get error like " Cannot find Thanks |
|
相关推荐
2个回答
|
|
大家好,
我有同样的问题,但有PlanAhead。 有任何想法吗? 谢谢, 卢西亚诺 以上来自于谷歌翻译 以下为原文 Hi all, I have the same issue but with PlanAhead. Any ideas? Thanks, Luciano |
|
|
|
刚解决了。
写在一个包内的TWICtl中,即在digilent文件夹中。 出于某种原因,Plan Ahead和EDK无法识别它,因此只需将其重写为普通类型变量即可。 卢西亚诺 以上来自于谷歌翻译 以下为原文 Just solved it. Luciano |
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
424浏览 1评论
1524浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
509浏览 0评论
1641浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-25 08:08 , Processed in 1.001964 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号