完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好
我需要为这个reaso生成一些ROM我更喜欢不使用CORE GENERATOR但是使用xst指南中建议的sintax描述ROMS IN vhdl以便轻松使用生成循环 如文档中所建议的那样,初始化是以这种方式执行的。 信号RAM:RamType:= InitRamFromFile(“rams_20c.data”); 如何在for generate循环中传递数据文件? 我支持我必须使用通用但我可以使用仿制器函数InitRamFromFile吗? 谢谢卢卡 以上来自于谷歌翻译 以下为原文 Hi to all i need to generate some ROM for this reaso i prefer do not use CORE GENERATOR but describe ROMS IN vhdl using the sintax suggested in the xst guide in order to use easily a for generate loop As suggested in the document initialization is performed in this way. signal RAM : RamType := InitRamFromFile("rams_20c.data"); how can i pass the data file in a for generate loop? i suppos i must use a generic but can i use generics whith the impure function InitRamFromFile? Thank you Luca |
|
相关推荐
3个回答
|
|
看起来InitRamFromFile想要一个字符串。
我不是VHDL大师,但我会尝试使用您想要的文件名创建一个字符串数组,然后使用generate循环索引选择它们。 - Gabor 以上来自于谷歌翻译 以下为原文 It looks like InitRamFromFile wants a string. I'm not a VHDL guru, but I would try to make an array of strings with the filenames you want and then select them using the generate loop index. -- Gabor |
|
|
|
|
|
|
|
@ Svip,如果您觉得有帮助,请将其标记为答案..
谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 以上来自于谷歌翻译 以下为原文 @ Svip, please mark it as an answer in case you found it helpful.. Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution. |
|
|
|
只有小组成员才能发言,加入小组>>
2134 浏览 7 评论
2590 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2063 浏览 9 评论
3135 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2166 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
399浏览 1评论
1503浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2164浏览 0评论
495浏览 0评论
1618浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 04:05 , Processed in 0.907515 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号