完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
|
|
|
需要注意:1# The I/O UPDATE signal is edge detected to generate a single rising edge clock signal that drives the register bank flops. The I/O UPDATE signal has no constraints on duty cycle. The minimum low time on I/O UPDATE is one SYNC_CLK clock cycle. 2# The I/O UPDATE pin is set up and held around the rising edge of SYNC_CLK and has zero hold time and 4 ns setup time. 请问你的IO Update信号是如何给出的?
|
|
|
|
VERTEX2016 发表于 2019-2-21 10:55 谢谢你的回复,我的IO_UPDATE是设置FPGA的输出端口,为寄存器类型,用FPGA系统时钟20MHz上升沿来变化的,在写完数据后就把IO_UPDATE拉高一个时钟周期,再下一个时钟上升沿拉低。但是我用SignalTap捕捉信号,显示FPGA连接到AD9954的时钟SCLK一直为低电平,没有变化。IO_UPDATE也没有变化。我现在感觉是AD9954的时钟有问题。 |
|
|
|
VERTEX2016 发表于 2019-2-21 10:55 谢谢,我现在问题解决了,可以产生正弦波,还想再问一下,用RAM的直接转换模式怎样设置PSK调制呢 |
|
|
|
你好,请问你的IO_Update是如何给出的,可以交流下不 |
|
|
|
只有小组成员才能发言,加入小组>>
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1250 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
3895 浏览 2 评论
8549 浏览 1 评论
2897 浏览 1 评论
6683 浏览 2 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
680浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
984浏览 2评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
3895浏览 2评论
894浏览 2评论
706浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 08:33 , Processed in 0.602697 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号