完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
喜
我正在使用tiger sharc DSP和FPGA(virtex-6)之间的linkport接口。我正在使用xilinx13.4。 对于linkport设计我面临一些问题。我找到了链接设计的应用笔记之一(XAPP727)。我正在尝试实现常规链接端口接口,与应用笔记相同。 但在实施中我收到以下错误。 错误:LIT:534 - BUFIODQS符号“INST_DSP_INTERFACE / LP_CNTRL_WRAPPER_0 / INST_LP_RX_CNTRL / BUFIO_inst”(输出信号= INST_DSP_INTERFACE / LP_CNTRL_WRAPPER_0 / INST_LP_RX_CNTRL / s_lp_rx_clkin_b ufio)无法驱动BUFR。 请修改您的设计以避免这种无法解决的情况。 我可以在virtex-6设备中给BUFR提供BUFIO输出。 你能告诉我设计的问题吗? 请回复.. :) 提前致谢 swapna.y 以上来自于谷歌翻译 以下为原文 hi, i am using linkport interface between tiger sharc DSP and FPGA(virtex-6).i am using xilinx13.4. for linkport design i am facing some issues.i found one of the application note for linkort design(XAPP727).i am trying to implement the Regular Link Port Interface as same as in app note. but in the implemention i am getting the following error. ERROR:LIT:534 - BUFIODQS symbol "INST_DSP_INTERFACE/LP_CNTRL_WRAPPER_0/INST_LP_RX_CNTRL/BUFIO_inst" (output signal=INST_DSP_INTERFACE/LP_CNTRL_WRAPPER_0/INST_LP_RX_CNTRL/s_lp_rx_clkin_b ufio) cannot drive a BUFR. Please modify your design to avoid this unroutable situation. can i give BUFIO output to BUFR in virtex-6 device. can u please tell me what was the problem with design. please reply back.. :) thanks in advance swapna.y |
|
相关推荐
2个回答
|
|
在Virtex-6中,BUFIO和BUFR彼此平行放置,而不是串联放置。
如果输入时钟来自具有时钟功能的I / O,那么IBUF或IBUFDS的输出将输入BUFIO和BUFR的I输入。 如果输入来自MMCM,则同样如此 - 相同的MMCM输出同时输入BUFIO和BUFR。 这与Virtex-5不同,后者BUFIO驱动了BUFR。 Avrum 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 In the Virtex-6, the BUFIO and BUFR are placed parallel to eachother, not in series. If the incoming clock comes from a clock capable I/O, then the output of the IBUF or IBUFDS feeds the I input of both the BUFIO and the BUFR. The same is true if the input comes from an MMCM - the same MMCM output feeds both the BUFIO and BUFR. This is different than in the Virtex-5, where the BUFIO drove the BUFR. Avrum View solution in original post |
|
|
|
在Virtex-6中,BUFIO和BUFR彼此平行放置,而不是串联放置。
如果输入时钟来自具有时钟功能的I / O,那么IBUF或IBUFDS的输出将输入BUFIO和BUFR的I输入。 如果输入来自MMCM,则同样如此 - 相同的MMCM输出同时输入BUFIO和BUFR。 这与Virtex-5不同,后者BUFIO驱动了BUFR。 Avrum 以上来自于谷歌翻译 以下为原文 In the Virtex-6, the BUFIO and BUFR are placed parallel to eachother, not in series. If the incoming clock comes from a clock capable I/O, then the output of the IBUF or IBUFDS feeds the I input of both the BUFIO and the BUFR. The same is true if the input comes from an MMCM - the same MMCM output feeds both the BUFIO and BUFR. This is different than in the Virtex-5, where the BUFIO drove the BUFR. Avrum |
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
424浏览 1评论
1524浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
509浏览 0评论
1641浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-25 06:36 , Processed in 1.028060 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号