完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
如题,最近在用AD9361做设计,设计中,将9361配置成2R2T模式,采用的是模式是LVDS模式,时钟工作在200MHZ,但是在实际情况中发现,AD9361有一个通道的噪声特别大,当将信号源输入时,大的噪声也会叠加到信号中,造成谐波,但是发现该问题是偶发性的,就是有时上电配置是正常的,有时噪声又叠加在信号中,因为我板子上一共有16片9361,所以应该不是硬件问题,因为在CMOS模式下工作,没有出现过这个现象,不知道是什么原因,还请工程师,解答一下疑惑,谢谢!
|
|
相关推荐
7个回答
|
|
希望得到工程师的解答,谢谢!
|
|
|
|
请检查时序,注意数字接口适当的建立/保持时间。
|
|
|
|
我个人认为这不是时序的问题,因为不是毛刺,如果是没有采稳,那毛刺会很大,我的情况就是数据是稳定的,只是有噪声叠加到信号中,在没有信号输入时,也是稳定的噪底,大概50-60的样子,正常的是15-20的样子,不知道前端没有同步好还是什么原因,不知道ADI官方有没有测试过这种工作模式,或者论坛中,有没有哪位成功运用过,感谢各位 |
|
|
|
|
|
|
|
|
|
|
|
|
|
首先,感谢回复,这个参数我有调整过,调整这个参数,只会影响DCM的采样窗口,你下面的图只是没有在窗口内,换句话说就是没有采稳数据,和我出现的问题不一样的,我的问题是,数据是采集稳定的,只是噪底提高了,并且叠加到信号中 |
|
|
|
只有小组成员才能发言,加入小组>>
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1300 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
3917 浏览 2 评论
8595 浏览 1 评论
2919 浏览 1 评论
6717 浏览 2 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
712浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
1031浏览 2评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
3931浏览 2评论
959浏览 2评论
743浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-24 08:26 , Processed in 0.712169 second(s), Total 81, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号