完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我需要帮助,因为我在Logicore中使用.coe文件制作了FIR过滤器,但我的麻烦是如何获取我们在逻辑上获得的任何东西的.bit文件...因为logicore没有给出任何选项来获取位文件 ...... 所以任何人都可以指导我如何获得我们从logicore获得的任何设计的位文件.... 谢谢..... 以上来自于谷歌翻译 以下为原文 Hi, I need help regarding that I have made FIR filter using .coe file in Logicore but my trouble is that how to get the .bit file for any thing which we get in logicore...as logicore doesnt give any option to optain a bit file...... so can anyone guide me how to obtain a bit file for any design which we obtain from logicore.... Thanks..... |
|
相关推荐
4个回答
|
|
1.在Verilog / VHDL包装器中实例化LogiCore输出。
启动ISE.3。 运行综合/实现/生成编程文件。我怀疑您需要经过Xilinx提供的一个或多个精细教程... ------------------------------------------“如果它不起作用 模拟,它不会在板上工作。“ 以上来自于谷歌翻译 以下为原文 1. Instantialte the LogiCore output in a Verilog/VHDL wrapper. 2. Start ISE. 3. Run Synthesis / Implementation / Generate Programming File. I suspect that you will need to go through one or more fine tutorials that Xilinx provide... ------------------------------------------ "If it don't work in simulation, it won't work on the board." |
|
|
|
感谢您的回复....但是,请你帮我解决这个问题,我需要首先制作一个源文件并在其中实例化逻辑...请帮助我,因为我对于逻辑...
以上来自于谷歌翻译 以下为原文 Thanks for ur reply....but can you please help me regarding that do i need to firsts make a source file and instantiate the logicore in it....please help me regarding it as i m confused about logicores..... |
|
|
|
另外plz建议我一些很好的链接和教程,我可以获得有关如何从logicore获取位文件的相关信息.......
以上来自于谷歌翻译 以下为原文 also plz suggest me some good links and tutorial where i can get the relevent information regarding how to obtain the bit file from logicore....... |
|
|
|
是的,你需要一个源文件。
Verilog或VHDL。 您的选择。您需要经过Xilinx提供的一个或多个精细教程。 www.lmgtfy.com/?q=xilinx+ISE+tutorial+logicore ------------------------------------------“如果它不起作用 模拟,它不会在板上工作。“ 以上来自于谷歌翻译 以下为原文 Yes you need a source file. Verilog or VHDL. Your choice. You will need to go through one or more fine tutorials that Xilinx provide. www.lmgtfy.com/?q=xilinx+ISE+tutorial+logicore ------------------------------------------ "If it don't work in simulation, it won't work on the board." |
|
|
|
只有小组成员才能发言,加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2187 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-20 03:25 , Processed in 1.111215 second(s), Total 72, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号